单芯片的云计算：Intel . 众核 . KnightCorner . 50+ Core . 22nm

作者 | 2011-12-05 21:00 | 类型 专题分析, 芯片技术, 行业动感 | 9条用户评论 »

Sina WeiboBaiduLinkedInQQGoogle+RedditEvernote分享




单芯片， 50＋ x86＋SIMD extension的核，22nm工艺；计算能力为1 Teraflop。不知Tilera的同学们如何想。当然，KnightCorner的市场方向主要还是SuperComputing或者HPC。单芯片的高性能计算。太可怕了。。。

关于Intel这方面项目的背景可以参阅：Intel MIC（Intel Many Integrated Core Architecture）。


(1个打分， 平均：5.00 / 5)

工具箱
本文链接 | | 打印此页 | 9条用户评论 »

雁过留声

“单芯片的云计算：Intel . 众核 . KnightCorner . 50+ Core . 22nm”有9个回复

  1. Sange 于 2011-12-05 10:17 下午

    什么时候老中英语能讲这么好

  2. comcat 于 2011-12-06 12:06 上午

    明年的市场硝烟滚滚啊。

    本来 Tilera 的切入点在计算密集型应用市场，也不知道哪些在线视频应用谁吃了螃蟹。

    现在好了，费劲往 Tilera 上移植代码、写可移植性比较差的代码的意愿又得降低了

  3. programmer 于 2011-12-06 2:36 上午

    不知与cavium和RMI的多核相比如何？

  4. cjk 于 2011-12-06 5:27 下午

    首席，最后一张图在chrome上出不来

  5. somebody 于 2011-12-06 7:25 下午

    4楼，这个问题你该找google啊

  6. asr1k 于 2011-12-07 9:17 上午

    看了一下die的布局， Cache似乎不是Ring bus了， 至少没有完全围绕的布局， cache一致性的问题如何解决的是关键啊， DDR5也太贵了， 容量上不去， 另外据说下一代的MIC会是QPI总线直连Xeon， 感觉那才是真正的MIC， 至少offload一些东西方便了

  7. Ma Ling 于 2011-12-07 10:28 下午

    这里的ring 实际上是spider结构最多上面能接入 25~30个单core, 13~15个hyper-trhead的单core,如果数目超过 这个数当然选择类似2-mesh的结构。

  8. nv & ati 于 2011-12-19 11:26 下午

    nv & ati 的 GPU 双精马上也过T了

  9. Ma Ling 于 2011-12-25 6:36 上午

    GPU out of order retire 所以他应该遵循下面的设计：
    1） 完全由编译器提供的register rename机制
    2） 不遵守 memory order
    3) 不要求 percise exeption
    4) 没有branch predication 的机制，所以没有miss的情况

    满足上面 4点的应用程序应该独立性强，内存访问量大，不计较 ilp，，进程间同步很少，并行度高。

    但是有很多workload同步性强，同样非常在乎ilp.