分享

编者按：4月份，我在上海出差时和一个译者聊天，他提到自己的老板对数字设计成长阶梯一些看法，谈了几个点，我觉得有些道理。上海出完差，我到苏州和一个素未谋面的老朋友见面，我把这个问题又抛出来，让他谈谈自己的想法，于是就有了这篇文章。当然，这篇文章只是抛砖引玉，欢迎大家参与讨论，发表不同看法。本文的作者（前面提到的素未谋面的老朋友）系苏州睿晟的一位研发经理，他带的几条产品线在全球市场都处于领导地位，这篇文章算是我向他邀约的一篇稿子。

数字设计工程师成长阶梯如下：

1. 建立数字电路设计的概念：先电路，后代码，RTL是用来描述电路的，而不是用来设计电路的。

   HDL的正确翻译是”硬件描述语言”，不是”硬件设计语言”。刚刚走出大学的学 生，有可能还没有到达第一阶段。因为在学校做课题，一般是先分析功能，然后就开始代码设计，拼拼凑凑，通过仿真来调整代码，最终”凑合”成一个可以运行的 代码。如果采用这种方式设计电路，表示自己还没有入门。回想自己当初进入工作之前也是这样，喜欢倒腾代码，写程序，能够用仿真工具跑出自己心仪的波形，就 很开心。后来在公司工作，才慢慢意识到自己根本就没有入门，没有理解数字电路设计的根本。

2. 掌握基本的设计电路设计方法和基础知识，可以独立设计验证基本模块单元。

   数字电路设计方法流程如下：

   1. 先确定重点需求：需求不可能事先全部确定，大概70%左右重点需求确定下来就好。
   2. 确定系统架构和基础算法
   3. 划分子模块，确定重要界面
   4. 模块设计：清晰界面定义，确定重要信号
   5. 设计重要状态机，设计重要讯号的时序图
   6. 编写RTL代码
   7. 验证模块，优化。

   《注》：RTL代码编写在整个设计过程中占用的时间应该不是很多，反而是其他步骤需要花更多的时间。

   数字设计基础知识分两大块：运算和控制。

   运算包括基本的加减乘除等各种运算的设计，各种加法器，乘法器的结构和优缺点。对二进制码制（原码，补码）有深入理解。

   控制包括状态机的设计优化，流水线（PipeLine）, 时序重排(Retiming)，Folding/Unfolding等等。这些不同技术对电路速度、面积、功耗的影响。

   控制部分还需要加上异步电路设计基础。如何做不同时钟域的信息交互。

3. 精通至少一个复杂的协议，比如USB, PCIE, SATA, MIPI, DDR, NANDFLASH, MPEG, H264等，解决和此协议相关的模块设计调试问题。这个层级上主要掌握的是处理复杂性的问题。协议分层，不同的抽象级别对复杂问题的逐步简化。
   1. 熟悉一个协议，能够接触到相对复杂的系统，物理层，Link层，协议层等等。
   2. 掌握一些标准的Analog/Digital接口协议，比如UTMI、PIPE、DFI等。能够借鉴这些Interface定义的思想，引入到自己的设计界面中去。
4. 熟悉整体SOC架构，总线，模拟数字接口，知识面由精逐步扩展，越来越广。能够独当一面的负责整体IC规划。
   1. 需要掌握计算机体系结构，总线外设的优化
   2. 掌握信号处理知识。
   3. 掌握一些流行算法。
   4. 熟悉整个设计流程，扩展到后端。

这四个阶梯实际上也不是完全一步一步的，互相有可能有交叠。有的人第二阶段知识并不是很扎实，就可以跳入第三阶段，甚至第四阶段。不过没有第二阶段的扎实基础，后面阶段的发展有可能会遇到瓶颈。很多时候是，在跨入第三四阶段的时候，同时也在巩固第二阶段的基础内容。

第三四阶段和项目相关性很大，而前两个阶段和项目无关。公司社会招聘一般只会关注到后两个阶段的实力，而不会考虑前两个阶段，因为社会招聘 是要找有经验的工程师。 而校园招聘一般比较看重前两个阶段，因为到公司之后有时间培养。公司培训的重点应该放在第一和第二阶断，后面两个阶段的发展靠个人在前两个阶段的背景下充 分发挥了。

分享