

# Intel 32nm Westmere-EP 处理器首发评测

2010年03月17日 00:00 IT168 网站原创 作者: IT168 评测中心 Lucifer 编辑: 盘骏  
盘骏: 原文发表于 IT168 网站, 有修订。

## 【内容导航】


- 第 01 页: Intel 32nm Westmere-EP 六核心处理器
- 第 02 页: 再谈 Intel Tick-Tock 钟摆战略
- 第 03 页: 70 亿美元: 32nm 晶圆厂的花费
- 第 04 页: 32nm 工艺: 更低功耗、更高性能
- 第 05 页: ISSCC: Westmere 处理器的电路艺术
- 第 06 页: Westmere-EP 处理器架构
- 第 07 页: AES、SSL、HTTPS, 你需要吗?
- 第 08 页: 虚拟化: Nehalem 的弱点暴露?
- 第 09 页: Westmere 与 Tylersburg: 平台的改进
- 第 10 页: Westmere-EP: 处理器规格对照表
- 第 11 页: Westmere-EP 实物包裹开箱
- 第 12 页: 测试平台与测试环境第 13 页: CPU-Z 软件检测
- 第 14 页: EVEREST 软件检测
- 第 15 页: SiSoftware Sandra 2010 处理器性能测试
- 第 16 页: SiSoftware Sandra 2010 缓存内存性能测试
- 第 17 页: EVEREST Ultimate Edition 性能测试
- 第 18 页: CINEBENCH 性能测试
- 第 19 页: MMM、SunGard 与 Black Schles 测试
- 第 20 页: 初步的平台功耗测试
- 第 21 页: IT168 评测中心观点

## 第 01 页: Intel 32nm Westmere-EP 六核心处理器

【IT168 评测中心】近一年前, 2009 年 3 月 31 号, Intel 发布了 Nehalem 处理器架构的双路服务器版本 [Nehalem-EP](#) (代号 [Gainestown](#)), 时至今日, Intel 发布了 Nehalem-EP 处理器的继任者 [Westmere-EP](#)。这次 Intel 确实未提及 Westmere-EP 的代号, 桌面版本对应的则明确为 [Gulftown](#)。Nehalem-EP 对应 Xeon 5500 (至强 5500) 家族, 而 Westmere-EP 则对应 Xeon 5600 (至强 5600) 家族。



Xeon 5600: Westmere-EP




32nm 六核心: Intel Westmere-EP 晶圆图



我们手上的目前最高端的两个 Westmere-EP 型号：Xeon X5680 和 Xeon X5670，  
主频分别为 3.33GHz/2.93GHz

Westmere 的特点就是**六核心**。早在数天前，[型号为 Core i7 980X 的 Gulftown](#) 发布了，这是最高端的也是唯一的一款桌面六核心 Westmere，而今日发布的 Westmere-EP 则不同，Westmere-EP 家族同时发布了多款处理器，其中有 8 款属于六核心，再一次印证了企业级产品才是 Nehalem 处理器架构的集中体现的观点——Westmere-EP 正是 Nehalem 架构的 32nm 版本（注，同时发布的还有一款单路的 Xeon W3680，也是六核心的 Westmere，此外，还同时发布三款新型号的 Nehalem-EP）。

# Xeon® 5500 → Xeon® 5600 SKU Transition



家族: 45nm Xeon 5500(Nehalem-EP)与 32nm Xeon 5600(Westmere-EP)

根据我们熟知的Tick-Tock策略, Westmere-EP是Nehalem微架构的工艺改进版本, 将Nehalem-EP从45nm进化为32nm, 其他方面变动不大, 因此, 我们仍然可以使用原有的平台, 只需要经过一个BIOS升级就可以支持新的处理器。



# Intel 32nm Westmere-EP处理器 首发评测



在两个星期前我们 IT168 评测中心收到了 Intel 发出的第一批 Westmere-EP 测试样品，不过由于 NDA 的关系我们只能闷头测试，现在我们终于可以将其发布出来了，下面我们就来看看 Westmere-EP 究竟是个什么东东，具有什么样独到之处？

**2007. 11， 45nm Penryn Xeon 发布：**

[45 纳米处理器性能突破 浪潮 NF290D 评测](#)  
[性能提升 功耗剧降 45nm 至强处理器测试](#)


**2008. 08/2008. 10， 45nm Nehalem Core i7 发布：**

[再攀性能之巅 Intel 全新酷睿 i7 深度评测](#)

2009.03, 45nm Nehalem Xeon 发布:  
[Intel Nehalem-EP 处理器首发深度评测](#)  
[曙光 Nehalem-EP 服务器 I620r-G 深度评测](#)  
 2010.03, 32nm Westmere Core i7 发布:  
[“芯”酷睿性能巅峰 六核 i7-980X 首发评测](#)  
 2010.03, 32nm Westmere Xeon 发布:  
[Intel 32nm Westmere-EP 处理器首发评测](#)


## 第 02 页：再谈 Intel Tick-Tock 钟摆战略

简而言之，Intel 的 Tick-Tock 策略就是两年分别改进一次处理器微架构以及改进一次处理器工艺、交替进行的一种战略，每一年就会有一次微架构改进或者工艺改进：




Tick-Tock: Merom 跟着 Penryn, 然后 Nehalem 后面是 Westmere, 后面是 Sandy Bridge, 再往后是 Ivy Bridge, 再之后是 Haswell






45nm 四核心：Intel Nehalem-EP 晶圆图



32nm 六核心：Intel Westmere-EP 晶圆图

Tick-Tock 其实是一个很严格的要求：Intel 自己给自己制定了严格的时间表，如果不能顺利达到，那么对自己对广大合作伙伴都是一个沉重的打击。然而只要能按照时间表推出新品，那么 Intel 就能牢牢走在微处理器工艺、技术的尖端，令对手们只能被动跟随。Westmere 属于 Tick-Tock 中的 Tick。






IDF2009 上的 Westmere-EP 平台

显然，Nehalem-EP 处理器非常成功——在其发布的时候，Lucifer 就测试结果分析称其为“独孤求败”，其后推出的 Westmere-EP 又会具有怎样的表现呢？

## If You Thought Last Year's Intel® Xeon® 5500 was Good...

**Introducing the Intel Xeon Processor 5600 Series**



<sup>1</sup> Source: Internal Intel measurements based on Xeon® X5680 vs. Xeon® X5570 - Measured results on SPECint\*\_rate\_base2006 and OLTP workload. See backup for system configurations.  
<sup>2</sup> Source: Intel estimates as of Jan 2010. Performance comparison using SPECjbb2005 bops (business operations per second). Results have been estimated based on internal Intel analysis and are provided for informational purposes only. Any difference in system hardware or software design or configuration may affect actual performance. For detailed calculations, configurations and assumptions refer to the legal information slide in backup.  
<sup>3</sup> Source: Internal Intel estimates comparing Xeon® X5570 vs. E5640 SKUs using SPECint\*\_rate\_2006.  
<sup>4</sup> Source: Internal Intel measurements. Xeon® X5670 vs. X5570 - Measured results on server side java benchmark in conjunction with power consumption across a load line (SPECpower).

更强的性能/更低的耗电/更安全



在新工艺的帮助下，Westmere-EP 可以在同样的功耗下提供更高的性能，或者在同样的性能下获得更低的功耗，当然，两者各得一点也不无可能。最后，在处理器指令集方面的一些改进，让 Westmere-EP 可以提供更先进的安全特性。Westmere-EP 在 Nehalem-EP 成功的基础上再次跨进了一步。

## Intel® Xeon® 5600 Processor Series

### 32nm Technology with 2<sup>nd</sup> Generation High-k Process

**BUILDS on last year's Xeon® 5500 platform leadership:**

- Same performance as Xeon® 5500 at ~30% lower power<sup>1</sup>
- Up to 40% higher performance<sup>2</sup>
- New security features such as AES-NI and Intel TXT

**Helps BREAKS DOWN remaining barriers for IT investment through better ROI:**



**Energy Efficiency**


**Performance**

**Virtualization**

<sup>1</sup> Source: Internal Intel estimates comparing Xeon® X5570 vs. L5640 SKUs using SPECint\_rate\_2006.


<sup>2</sup> Source: Internal Intel measurements based on Xeon® X5680 vs. Xeon® X5570 - Measured results on SPECint\*\_rate\_base2006 and OLTP workload. See backup for system configurations.





双核和六核 Westmere 晶圆图





双路六核服务器版本和双核客户版本 Westmere 处理器配置

一眼看上去,Westmere-EP 晶圆最大的特点就是最高集成了 6 个处理器核心,包括 12MB L3 缓存,一共多达 11.7 亿晶体管,四核心的 Nehalem-EP 包括 8MB L3 缓存则只有 7.31 亿晶体管,而 Westmere-EP 的核心面积只有 240mm<sup>2</sup> (有一个数据说是 248mm<sup>2</sup>),Nehalem-EP 则达到了 262mm<sup>2</sup>,晶体管多出 60%的 Westmere-EP 核心面积还要小了 8.4%,密度整整提升了 74.7%,这些都要归功于先进的 32nm 工艺。

# Intel Logic Technology Roadmap

	<u>45 nm</u>		<u>32 nm</u>		<u>22 nm</u>	
Name:	P1266	P1266.8	P1268	P1269	P1270	P1271
Products:	CPU	SoC	CPU	SoC	CPU	SoC

*Intel is now developing both CPU and SoC versions of each technology generation*

**IDF2009**  
INTEL DEVELOPER FORUM

17

代号 P1268 的 32nm [CPU](#) 制造工艺

## 32 nm Manufacturing Fabs



D1D Oregon - Now



D1C Oregon - 4Q 2009



Fab 32 Arizona - 2010



Fab 11X New Mexico - 2010

*\$7B invested in 32 nm manufacturing fabs*

**IDF2009**  
INTEL DEVELOPER FORUM


15

70 亿美元，是 Intel 花在 32nm 晶圆厂上的钱，钱不够的话，这个半导体，[一不小心就会做成半倒体](#)



目前 Intel 的四个 32nm 工厂：位于 Oregon 俄勒冈州的 D1D 和 D1C 已经完成了 32nm 制造工艺的转产工作，而位于 Arizona 亚利桑那州和 New Mexico 新墨西哥州的 Fab 32 和 Fab 11X 将会很快完成转产工作。

## 32 nm Defect Density Trend



*Intel's 32 nm process is certified and CPU wafers are moving through the factory in support of planned Q4 revenue production*

**IDF2009**  
INTEL DEVELOPER FORUM

14

幸好, Intel 的 32nm 工艺进展良好, 最终 Intel 在 09 年第四季度发布了数款 32nm 芯片 (图上纵坐标为缺陷密度/反过来就意味着成品率)

### 第 04 页：32nm 工艺：更低功耗、更高性能

花了这么多钱的 32nm 有什么好处了？自然是更低的功耗和更好的性能了。





## 32 nm Technology Features

- 2<sup>nd</sup> generation high-k + metal gate transistors
- 9 copper + low-k interconnect layers
- Immersion lithography on critical layers
- ~0.7x minimum pitch scaling
- Pb-free and halogen-free packages


*32 nm delivers the promise of Moore's Law:  
Higher performing, lower power, and lower cost transistors*

Lead is below 1000 PPM per EU RoHS directive (2002/95/EC, Annex A). Some EU RoHS exemptions for lead may apply to other components used in the product package. Applies only to halogenated flame retardants and PVC in components. Halogens are below 900 PPM bromine and 900 PPM chlorine.

IDF2009  
INTEL DEVELOPER FORUM

8 Intel 32 纳米制造工艺技术特性，在重要的金属层上，Intel 使用了浸没式光刻技术（可以矫正折射率方面的影响）

## Transistor Density



*Intel 32 nm transistors provide the tightest gate pitch  
of any reported 32 nm or 28 nm technology*


IDF2009  
INTEL DEVELOPER FORUM

9

晶体管密度的提升：晶体管数量增加——更多的核心、更大的缓存

晶体管性能方面，如下图所示，Intel 32nm 工艺可以在同样  $I_{OFF}$ （漏电流）情况下让  $I_{ON}$ （驱动电流）提升 14%（NMOS 晶体管）或 22%（PMOS 晶体管），或者在同样  $I_{ON}$  情况下让  $I_{OFF}$  降低到原来的 1/5（NMOS）或者 1/10（PMOS），要功耗还是要性能？任君选择，当然更现实的是一样来一点。（注：下图老外用的是：NMOS 降低超过 5x、PMOS 降低超过 10x，但是汉语上来说，没有“降低 X 倍”这种说法）


## 32nm Transistor Performance



**32nm provides improved performance or reduced leakage**  
**Highest drive current of all reported 32nm technologies**

32nm 晶体管对 45nm 的性能提升

## Transistor Performance



Intel 32 nm transistors provide the highest drive currents of any reported 32 nm or 28 nm technology

IDF2009  
INTEL DEVELOPER FORUM

10

32nm 晶体管对 45nm 的性能提升


此外，Intel 32nm 工艺还应用了第四代应变硅材料。最后，还有 Low-K 介质和铜互联技术，已经成为了一种基本的工艺技术。这些工艺都可以降低功耗、提升性能。

### 第 05 页：ISSCC：Westmere 处理器的电路艺术


在 ISSCC (International Solid-State Circuits Conference, 国际固体电路会议) 上，Intel 的《Westmere: A Family of 32nm IA Processors》还披露了更多关于 Westmere 处理器技术——前面的 32nm 工艺更接近于物理技术，而 ISSCC 这篇论文更接近于半倒体电路技术。概括起来，本页值得关注的特性有三点：

- 1、Westmere 扩展的 Power Gating 功率门限技术可以应用到 Uncore/L3 上，降低了功耗
- 2、Westmere 的 L3 使用了 DECTED (三位错误检测—双位错误恢复) ECC 技术，提高了成品率 (Yield) 和可靠性 (Reliability)
- 3、Westmere 新的内存驱动单元可以支持 1.50V/1.35V 的低电压内存，同时降低 CPU 以及内存子系统的功耗





Westmere-EP 晶圆图




Westmere-EP 晶圆图

首先，和 Nehalem 相比，Westmere 改进了 Power Gates 技术，Westmere 的 Power Gates 不仅仅限于关闭处理器核心，它还扩展到了可以关闭 L3 缓存以及 Uncore 上的全局队列（Westmere 晶圆上正中央下方的部分）。在所有核心都被

Power Gate 之后，L3 缓存将会被部分刷新并且 Uncore 部分的供电将会线形地降低，L3/Uncore 的漏电率将得到降低。在最限制的情况下，L3 缓存和全局队列将会全部刷新并 Power Gated 关闭，只有一块附属于 L3 的 SRAM 会用来保持所有核心的关键状态。

和 Nehalem 一样，Westmere 也使用了 Long-Le 晶体管（Long Channel 长沟道晶体管）技术，Nehalem-EX 和 Dunnington 也有使用，只是“分量”有些不同。Westmere 有 60% 的核心部分使用了长沟道晶体管，Uncore 部分则同时使用了超低漏电晶体管和长沟道晶体管。Nehalem 则是 58% 的核心部分使用了长沟道晶体管。Westmere 的漏电功耗大约是总功耗的 23%。Nehalem 上这个数值是 16%。



样表：沟道长度（横坐标）与漏电流（纵坐标）的关系，请自行理解（越低的延迟，越高的漏电电流）


**长沟道晶体管：**在 IC 设计当中通常需要根据不同的情况使用不同沟道长度的晶体管，非时序关键（non-timing-critical）的线路可以使用性能略差的长沟道 MOSFET 晶体管以减少亚阈值漏电。**亚阈值漏电：**subthreshold leakage, MOSFET 的 subthreshold 亚阈值特性被广泛利用在低电压线路上。



封装和我们平常用的 LGA 1136 处理器完全一样

同针脚的 Westmere 的外观和 Nehalem 没什么两样，封装技术也一样。Westmere 处理器使用了使用了 14 层基板（5-4-5）的 flip-chip(C4) 翻转封装，基于树脂的基板厚度 40mil（1 密耳=千分之一英寸，40mil=1.016mm），最后加上一个金属散热盖组成了常见的 LGA（land-grid-array，连接格阵）封装。处理器背面的矩形方腔放置了 Core、Uncore 和 IO 的去耦电容，部分 IO 使用了片内去耦电容。为了防止击穿，片内 DDR IO 去耦使用了堆叠电容。为了降低 Jitter 抖动，DDR 时钟驱动单元由片内 LC 滤波器组成的电源供电。





IO 反谐振电路

为了达到 QPI 总线需求的严格电源噪声标准，处理器模拟电源和数字电源是独立输入的，并使用了一个反谐振电路（Anti-resonant Circuit）来实现两个恒定、独立的 QPI 供电。





Figure 5.1.7: Westmere 2-Core and 6-Core Die Photo.

双核和六核 Westmere 晶圆图，并根据供电标注了区域

Core 与 Uncore 部分分成了独立的供电区域，因为 Core 部分工作在较低的电压并且电压和频率都会根据负载调整，而 Uncore 部分则是工作在相对较为固定的电压。每核心独享的 256KB L2 缓存由  $0.275\mu\text{m}^2$  密度的 6T 晶体管 SRAM 单元组成，Active Vmin 是 700mV，所有核心共享的 12MB L3 缓存则由  $0.171\mu\text{m}^2$  密度的 6T 晶体管 SRAM 单元组成，Active Vmin 是 900mV，极限保留至和 Uncore 协同的 700mV。除了一个全局的 Power Gating FET 控制 Core 部分和对应的 L3-Uncore 部分之外，L3 内的解码器 (decoders) 和子阵列 (sub-arrays) 还拥有本地 Power Gates 用来进一步降低主动功耗。L3 的 SRAM 单元在空闲时还会将电压降低到 750mV 以降低漏电功耗。

根据 L3 存取粒度的不同，本地 Power Gates 会具有显著的效果。在 12MB L3 的情况下，每一个 L3 存取仅会激活 2% 的解码器和 0.5% 的 SRAM 单元。Uncore 的全局 Power Gate 同时还像一个线形调压器一样可以将 Uncore 部分的工作电压线形调节最低至 750mV。




纵坐标：良率减损，不使用任何修复方法制造无缺陷的大容量缓存是不可能的

Westmere 的 L3 使用了 DECTED (double-error-correcting triple-error-detecting, 三位错误检测—双位错误恢复) ECC 技术来提高成品率 (Yield) 和可靠性 (Reliability), 顾名思义, DECTED 可以检测到一个缓存线 (cache line, 64 位) 中出现的三位错误并可以恢复二位的错误。上图展示了传统的冗余修复方法和 DECTED ECC 的对比。对于正常工作时的软错误, DECTED ECC 也提供了数量级级别的提升。换句话说, Westmere 的 L3 将会非常稳定。


在时钟信号方面, 和前任相似, Westmere 使用了一个外部的 133MHz 时钟, 并使用 FPLL 倍频至 266MHz 和 533MHz 发送至四个 PLL 产生各种高参考时钟频率。高参考时钟频率允许高频率的交换并降低了跨域时钟脉冲相位差和远距 Jitter 因而降低了 FIFO 队列的延迟。为了对抗电压跌落, PLL 实现了一个 AFS (adaptive frequency system, 适应性频率系统) 以保持频率的稳定, 并使用 DCC (Duty-Cycle corrector, 占空比校正) 来对抗工艺波动和老化引起的退化。





Westmere 的分布时钟使用了多种方式来平衡性能和功耗。Core 时钟是虚拟栅格水平/垂直脊柱拓扑 (pseudo-grid horizontal/vertical spines topology), Uncore 时钟则将点对点 H-tree (point-point H-tree) 用于轻负荷区域, 将脊柱拓扑 (spine topology) 用于中/重负荷区域。QPI 发送时钟是虚拟差分 (pseudo-differential) 而接收时钟是低摆幅全差分 (low-swing fully differential), 为了获得更健壮的 QPI/DDR 时钟还使用了如抖动抑制 (jitter-attenuating) DLL 等技术。

和 2.5V 的 DDR2 工作电压相比, DDR3 的工作电压已经降低到了 1.65V, Westmere 进一步引入了对 DDR3-LV (low voltage) 的支持, 低压 DDR3 需要内存控制器支持 1.5V/1.35V 的低工作电压, 这进一步降低了 CPU 和内存的功耗。同时也能支持上一代 Nehalem 所支持的 1.65V 标准 DDR3。




**Figure 5.1.5: DDR3 Output Driver.**

使用了一个推挽电压模式驱动器（push-pull voltage-mode driver）的 DDR3 输出驱动单元

QPI 的实现包括了一个适应性电路架构来应对工艺上的挑战。QPI 发送器包括了一个支持 500mV 到 150mV Tx 电压摆幅的电流源线路驱动器，在全局范围的终端电阻和线路驱动器上通过一个闭环补偿单元来应对工艺波动，在接收器局部，每一个 lane 信道都具有独立的闭环补偿单元来应对设备工作波动。

总的来说，处理器当中有许多电路用来对应日常的软错误，可以经受住电压、温度波动乃至年月老化的考验，一个计算机中正常使用最不容易坏的电子部件大概就是 CPU 了。对工艺和电路技术的介绍就到这里，下面开始将是正宗的处理器特性介绍：)

## Westmere-EP



6 cores (12 threads), 12MB L3 cache

Copyright 2010, Intel Corporation.  
•Other names and brands may be claimed as the property of others.

Digital  
Enterprise  
Group





# The Philosophy of a Tick

- Build upon the Tock
  - Same key features as Nehalem (CPU Core, Turbo Boost Technology, Hyperthreading, etc.)
  - Socket compatible w/Nehalem (3-channel DDR3, QPI, etc.)
  - Designed by the same team as Nehalem
- Leverage the new process generation
  - Higher performance or lower power
    - Example: 95W, 2-socket server, 6 cores, 12MB L3
      - Same power envelope as Nehalem-EP
      - Same frequency as Nehalem-EP
      - 50% more cores, 50% more L3 cache
    - Example: 40W, 2-socket server, 4 cores, 12MB L3
      - Lowest Nehalem-EP 4-core was 60W
      - 33% reduction in power
      - 50% more L3 cache
- Identify targeted improvements
  - Performance: New instructions, virtualization improvements
  - Power: Enhanced power gating
  - Platform improvements: Higher memory capacity, LV-DDR

Copyright 2010, Intel Corporation.  
•Other names and brands may be claimed as the property of others.

Digital  
Enterprise  
Group



7

滴答哲学：在上一代基础上改进

自然，Westmere-EP 主要的特色就是 32nm、六核心，带来更低的功耗或者更高的性能，除此之外，还引入了一些新的特性，如下所示：

# New Core Capabilities

- AES-NI (<http://software.intel.com/en-us/articles/advanced-encryption-standard-aes-instructions-set/>)
  - 6 new instructions for accelerating encryption/decryption using AES
  - Example usages:
    - Web server encryption/decryption
    - Disk encryption
- PCLMULQDQ (pickle-mickle-duck)
  - Carryless multiply
  - Can be used for fast hashes, CRCs, crypto, other key algorithms
  - See: <http://download.intel.com/design/intarch/papers/323102.pdf>
  - See: <http://software.intel.com/en-us/articles/carry-less-multiplication-and-its-usage-for-computing-the-gcm-mode/>
- PCID (Processor Context ID)
  - Tag TLB entries to be preserved across CR3 writes
  - For use by OS's
- Always Running APIC Timer
  - Timers continue across deep processor sleep states
  - For use by OS's
- 1GB Pages
  - Large page support

Copyright 2010, Intel Corporation.  
•Other names and brands may be claimed as the property of others.

Digital  
Enterprise  
Group




## 四个改进：新的指令集和 PCID、APIC Timer、1GB Pages

里面包括了一个指令集改进和三个处理器特性增加，我们先来看看一个重要的指令集改进：AES NI。NI 就是 New Instructions（新指令集）的意思。

### 第 07 页：AES、SSL、HTTPS，你需要吗？

所有看到这个文章的人都应该知道 HTTP 是什么，通常，HTTP（Hyper Text Transfer Protocol，超文本传输协议）上传输的大多数数据都是以不安全的明文方式进行传输的。然而，在如在线电子邮箱（笔者使用的 gmail）、在线文档（google docs）以及在线银行等领域上需要加密传输，我们需要使用 HTTPS，即通过 HTTP 之上的安全套接字层（SSL）。

HTTP 位于 TCP/IP 协议栈的应用层，SSL（Secure Sockets Layer，安全套接字层）以及后来的 TLS（Transport Layer Security，传输层安全）都是应用层上的安全技术，提供了一个安全传输私有数据的方案。显然，随着云计算让人们可以在任何地点通过各种设备访问他们的私有信息，今日任何基于 HTTP 的应用明天都可能会变成基于 HTTPS，包括 SSL 和 HTTPS 在内的安全/加密技术毫无疑问将会变得越来越重要。



SSL 握手过程

对于 SSL 而言,其核心部分与密码算法相关:包括使用对称密钥进行包加密、提供消息认证支持以及通过 RSA 算法建立会话。为了加速包括 SSL 在内的应用,Intel 在 Westmere 中新增加了 AES NI 指令集。



## Westmere: AES New Instructions

- Use additional transistor budget to add new capabilities
  - Similar to adding SSE4.1 in Penryn (45nm tick)
- 7 new instructions for accelerating encryption/decryption algorithms
  - Carryless multiply (PCLMULQDQ)
  - 6 instructions for AES
- Example client usage
  - Enables full disk encryption


Early Intel Analysis shows significant Speedup on Encryption



AES NI 是 6 条 AES 指令和 1 条通用加解密指令的集结，前面 6 条可以加速使用 AES 算法的 SSL

### AES 算法

AES (Advanced Encryption Standard, 高级加密标准) 是美国政府的对称加密算法标准，它定义在 FIPS (美国联邦信息处理标准) 出版物第 #197 (2001) 中并得到了广泛的应用。在 HTTPS 中，它可用于为因特网上传的信息提供机密性。AES 是一个对称加密算法，也意味着在加密和解密消息的时候，使用的是相同的密钥：



AES 结构

AES 加密处理对输入的 128 位明文，使用加密的密钥通过有限次的迭代运算（每一次称为一轮：round）最终得到 128 位的加密块。解密遵循相反的过程，

迭代次数一样，但是需要“解密密钥”而不是加密的“密钥”。在每一轮加密解密中都使用不同的阶段密钥，由原始密钥通过密钥序列算法生成。AES 的标准密钥分为 128, 192 和 256 位，各自对应的迭代次数为 10、12 和 14 轮。AES 中使用了基于 GF ( $2^8$ ) 的有限域算法以及仿射变换。

## RSA 算法

RSA (Rivest Shamir Adleman, 三个作者的名字) 是一种公钥密码算法设计。公钥算法背后的主要想法是加密技术可以有后门的存在。后门的意思是指，密码只需要交互的一方知道，这样可以简化加密流程。在公钥算法中，消息通过公钥加密，而一个公钥对应一个私钥。在不知道私钥的情况下，很难解密消息，类似地，攻击者也很难发现信息原文。

RSA 的典型实现使用中国剩余理论，它可以将一个模数的取幂运算减低至长度为原先一半的两个数的取幂运算，依次类推，通过使用平方乘的技术可以将取幂操作化解成模数平方及模式乘运算的序列。平方乘运算还可以优化，并使用某些视窗法降低模数乘运算的次数。最后，模数平方和乘运算可以通过如 Montgomery 或 Barrett 这样的简约算法简化成大数的乘法运算。

Westmere 的 AES NI 指令集包括了下面分成两部分的 7 条指令，来加速 AES 的计算 (RSA 的计算虽然不能直接加速，不过却可以从 Intel 的超线程技术获益)，这些操作用软件实现需要消耗非常多的时间和内存，而用电路实现时可以很快并且显得更为节能：

## Carry-less Multiplication Instruction (无进位乘法指令)：

一条单独的无进位乘法指令 (Carry-less Multiplication)：PCLMULQDQ, PCLMULQDQ 指令一次可以处理两个 64 位宽度的数据

无进位乘法又称为 Galois 域 (GF) 乘法，该操作中对两个数进行相乘时不产生以及传递进位。在标准的整数乘法中，第一个操作数移位的次数等于第二个操作数中值为 1 的比特位的个数，每次移动的距离就是 1 在第二个操作数中的位置。两个数的执行结果由所有移动后的第一个操作数相加而来的。在无进位乘法中，过程依然相同，但是相加时不产生进位也不传递进位。这样，比特加操作就相当于逻辑操作中的异或 (XOR)。

无进位乘法是很多系统和标准 (包括时钟冗余校验, CRC, Galois/计数模型, GCM 和二进制椭圆曲线等) 的计算的一个非常重要的组件，该操作在当今处理器上用软件实现时效率极为低下。所以，加速无进位乘法的指令对于 GCM 和所有依赖于它的交互协议来说相当重要。

GCM 是对称加密算法分组密码的一种工作模式。分组密码工作模式可以分为加密模式、认证模式和认证加密模式等。GCM 模式为认证模式的一种，提供认证和加密两种功能。GCM 在 IEEE 802.1ae 标准、IPsec (RFC 4106)、P1619 存储标准和 SPoFC (Security Protocols over Fiber Channel, ISO-T11 的一个标准) 中都有应用。


花絮: Lucifer 在 IDF09 期间翻译 Carry-less Multiplication 时也犹豫了很久，叫“无进位”还是“不进位”呢？“无”适合描述现象，而“不”更适合于描述操作；最终 Lucifer 使用了更为常见的“无进位”。

## AES Extension Instructions (AES 扩展指令) :

两条 AES 加密迭代加速: AESENC 和 AESENCLAST

两条 AES 解密迭代加速: AESDEC 和 AESDECLAST

两条密钥序列生成: AESIMC 和 AESKEYGENASSIST



AES NI 的效果, 数据来源: Intel



IDF09 上的展示, Westmere-EP 的 RSA 加密性能具有 41% 的提高, 而 AES 加密性能则具有 12 倍的提升

AES NI 不仅仅可用于 AES 算法, 如 SHA 等中也可以使用。后面可以看到, AES NI 对应用的加速效果非常明显。



## 第 08 页：虚拟化：Nehalem 的弱点暴露？

凭着新的架构，Nehalem-EP 确实非常成功……比上一代性能上有着一到两倍的的增长，笔者曾经用过“[独孤求败](#)”的词语来形容，不过，Nehalem-EP 也并非完美，至少在某些方面上如此……

### New TLB Hierarchy

- Problem: Applications continue to grow in data size
- Need to increase TLB size to keep the pace for performance
- Nehalem adds new low-latency unified 2<sup>nd</sup> level TLB

	# of Entries
<b>1<sup>st</sup> Level Instruction TLBs</b>	
Small Page (4k)	128
Large Page (2M/4M)	7 per thread
<b>1<sup>st</sup> Level Data TLBs</b>	
Small Page (4k)	64
Large Page (2M/4M)	32
<b>New 2<sup>nd</sup> Level Unified TLB</b>	
Small Page Only	512

Intel Developer FORUM

26

Nehalem TLB 架构，[深入 Nehalem 微架构：缓存子系统](#)

TLB: Translation Lookaside Buffer, 旁路转换缓冲, 或称为页表缓冲, 有时也译做快表; TLB 里面存放的是一些页表文件, 亦即是虚拟地址到物理地址的转换表。TLB 和 L1/L2/L3 Cache 没有什么本质的区别, 只是前者缓存页表数据, 后者缓存实际页面数据而已。当 CPU 在处理应用程序的页表请求时, 要先到 TLB 中查找虚拟地址相应的物理页表数据, 如果 TLB 中正好存放着所需的页表, 则称为 TLB 命中 (TLB Hit), 接下来 CPU 再依次看 TLB 中页表所对应的物理内存地址中的数据是否在 L1/L2/L3 等缓存中, 若没有的话则需要到内存中存取相应的页面。

那么, TLB 和 Nehalem 的弱点有什么关系呢? 我们先来看看下面这个表:

CPU TLB Entry Comparison			
CPU	AMD	Intel	Intel
	Shanghai Opteron	Penryn Xeon	Nehalem Xeon

L1I TLB (4kB)	48	128	128
L1I TLB (large)	48	8	7+7 (HTT)
L1D TLB (4kB)	48	16	64
L1D TLB (large)	48	16	32
L2 TLB (4kB)	512	256	512
L2 TLB (large)	128	32	0

所谓的 large 就是指相对于一般的 4kB 页面, large 页面为 2M/4MB 大小。这个表格说明了什么? 它表明了 Intel 的处理器具有大量的小的 TLB 项, 但是大的 TLB 项很少, 并且这些表项要在两个超线程逻辑 CPU 中共享(或者分割)。Intel 的处理器相对来说不适合大规模内存下的应用(如大型数据库和大型虚拟机)。

## New Core Capabilities

- AES-NI (<http://software.intel.com/en-us/articles/advanced-encryption-standard-aes-instructions-set/>)
  - 6 new instructions for accelerating encryption/decryption using AES
  - Example usages:
    - Web server encryption/decryption
    - Disk encryption
- PCLMULQDQ (pickle-mickle-duck)
  - Carryless multiply
  - Can be used for fast hashes, CRCs, crypto, other key algorithms
  - See: <http://download.intel.com/design/intarch/papers/323102.pdf>
  - See: <http://software.intel.com/en-us/articles/carry-less-multiplication-and-its-usage-for-computing-the-gcm-mode/>
- PCID (Processor Context ID)
  - Tag TLB entries to be preserved across CR3 writes
  - For use by OS's
- Always Running APIC Timer
  - Timers continue across deep processor sleep states
  - For use by OS's
- 1GB Pages
  - Large page support

Copyright 2010, Intel Corporation.  
 \*Other names and brands may be claimed as the property of others.

Digital  
Enterprise  
Group



8

### 四个改进: 新的指令集和 PCID、APIC Timer、1GB Pages


多少地, 为了解决这个问题, Westmere 做出了改进, 增加 TLB 数量属于微架构变动的范围不大适合现在做, 因此 Westmere 采用了另一种做法: 大页面支持, 现在 Westmere 可以支持 1GB 的大页面, 对比之前的 2M/4MB, 现在的 Nehalem 可以通过较少的大页面 TLB 也能覆盖很大的内存范围了, 算是一个补救方案。

PCID (Processor Context ID, 处理器上下文 ID) 也是一个和 TLB 有关的改进, 和大页面不同, PCID 更倾向于提升多进程或者大量小规模虚拟机的环

境。PCID 通过 Tag TLB（标记 TLB）项保存 CR3 寄存器的值，以降低硬页面漫游造成的影响。CR3 寄存器保存着当前表对物理地址转换的一部分，大页面需要 3 次 CR3 存取才能将虚拟地址翻译为物理地址。在进程切换或者虚拟机切换的时候，CR3 的改写非常频繁，在它成为瓶颈的时候，CPU 使用硬件辅助虚拟化的 EPT/NPT 技术甚至还不如使用软件虚拟化的二进制翻译技术来的要快！PCID 的出现改变了这个情况，它需要操作系统或者 VMM 的支持才能工作。

## Virtualization Performance

- Continue to improve Virtualization Performance and capabilities
  - Architecture Features
    - PAUSE-loop exiting, Real Mode Support
  - Microarchitectural Improvements
    - 12% reduction in round-trip latencies over Nehalem



Copyright 2010, Intel Corporation.  
• Other names and brands may be claimed as the property of others.

Digital  
Enterprise  
Group



9


搭配大页面支持、PCID 技术之外，Westmere 还提供了如 PAUSE-loop exiting、Real Mode 支持等特地为虚拟化应用而做的改进，总的来说，虚拟机切换的时间比起 Nehalem 来，降低了 12%。在大负荷的虚拟化环境，提升将会非常明显。笔者这几天的应用中就很有感受。

### 第 09 页：Westmere 与 Tylersburg：平台的改进

在系统平台方面，Westmere-EP 相比 Nehalem-EP 也有了不少的改进，这并不是说搭配的 Tylersburg-EP 芯片组在用上 Westmere-EP 就比不用的时候要更先进。整个系统平台的进步仍然是基于 Westmere 处理器的变化。



## Tylersburg-EP Platform Architecture



- New and improved Westmere-EP is drop in compatible
  - Same platform architecture as Intel® Xeon® processor 5500 series (formerly known as Nehalem-EP)
- Intel 5520 Chipset takes advantage of Westmere-EP features
- Integrated Memory Controller with Native DDR3
- Intel QuickPath Interconnect (Intel QPI)

***Westmere-EP enhances current platform***

Intel and the Intel logo are trademarks or registered trademarks of Intel Corporation or its subsidiaries in the United States and other countries. Other names and brands may be claimed as the property of others. All products, dates, and figures are preliminary and are subject to change without any notice. Copyright © 2009, Intel Corporation.

Intel Confidential

Press Reviewers Workshop-Winter 2010



6

Tylersburg-EP 平台可以继续支持 Westmere-EP 处理器

## Platform Support

- Socket Compatible w/Nehalem-EP
- New Features
  - Low voltage DDR3 (LV-DDR3)
  - 2 DIMMs per channel @ DDR3-1333
    - Nehalem-EP only supported 1 DPC @ 1333
  - Higher memory bandwidth @ the same DDR speed

Copyright 2010, Intel Corporation  
•Other names and brands may be claimed as the property of others.

10

Digital  
Enterprise  
Group



## 2 Socket Configuration

### Platform Features

- **Westmere-EP** processors
  - **WSM-EP adds AES-NI, TXT, more cores, higher core frequencies**
- Memory Controller integrated in CPU
- Intel® QuickPath interconnect
- 42 PCIe Lanes: 36 Gen2 lanes, 6 Gen1 lanes

### Memory

- DDR3 800/1066/1333 RDIMM, UDIMM
- 6 channels (3 channels per CPU)
- Up to 3 dual rank or 2 quad rank RDIMMs/channel
- **288 GB** max w/16GB DIMMs
- **DDR3L, 2 DIMM per channel at DDR3-1333**

### Storage


- 6 ports SATA2 w/ SW RAID5 (ICH9/10R Required)

### Networking

- Intel I/OAT (IOAT) with Intel LAN devices

### Virtualization

- Extended VT-x, VT-c and VT-d



Notes:  
ICH SKUs supported: ICH9, ICH9R, ICH10, ICH10R

Intel and the Intel logo are trademarks or registered trademarks of Intel Corporation or its subsidiaries in the United States and other countries. Other names and brands may be claimed as the property of others. All products, dates, and figures are preliminary and are subject to change without any notice. Copyright © 2009, Intel Corporation.

Intel Confidential

Press Reviewers Workshop-Winter 2010



7


整个平台在内存方面具有四个改进，这些都可以提升性能或者降低功耗：

- 1、Westmere-EP 现在支持低电压 DDR3，电压值从原来的 1.65V 降低到 1.50V 乃至 1.35V
- 2、Westmere-EP 现在支持每个内存通道具有两个 DIMM 运行在 1333MHz，而 Nehalem-EP 只支持一条，插更多内存会让内存降速
- 3、Westmere-EP 对内存规格的支持总体上提升了，所有型号最低都支持 DDR3-1066，而 Nehalem-EP 最低的支持到 DDR3-800
- 4、Westmere-EP 现在支持单条 16GB 的内存条，总内存容量增加了一倍，达到了 288GB

## 2 Socket Configuration with Dual Intel® 5520 Chipset

### Platform Features

- Example with two Intel 5520 Chipsets, total PCI Express lanes: 78 (6 Gen 1, 72 Gen 2)
- ESI port and management engine on 2<sup>nd</sup> 5520 chipset are not used
- Both 5520 chipsets are same parts and share the same part numbers



Notes: ICH SKUs supported: ICH9, ICH9R, ICH10, ICH10R

Intel and the Intel logo are trademarks or registered trademarks of Intel Corporation or its subsidiaries in the United States and other countries. Other names and brands may be claimed as the property of others. All products, dates, and figures are preliminary and are subject to change without any notice. Copyright © 2009, Intel Corporation.

Intel Confidential


Press Reviewers Workshop-Winter 2010



双 5520 芯片组配置，不过和本文似乎没有什么必然关系……

## Write Cache Refresher

- Used to prefetch ownership for inbound writes
  - Performance requirement for full coherent write bandwidth
- Eviction policy - Immediate eviction for full line writes
- Opportunistic inbound write combining
- Support with prefetch hint for network optimization
- Supports M/E/I states



**Sized to take advantage of additional trackers**



Intel and the Intel logo are trademarks or registered trademarks of Intel Corporation or its subsidiaries in the United States and other countries. Other names and brands may be claimed as the property of others. All products, dates, and figures are preliminary and are subject to change without any notice. Copyright © 2009, Intel Corporation.

Intel Confidential


Press Reviewers Workshop-Winter 2010



15

Westmere 处理器的 trackers 数量也增加了

# Intel® 5520 Chipset Architecture



Intel and the Intel logo are trademarks or registered trademarks of Intel Corporation or its subsidiaries in the United States and other countries. Other names and brands may be claimed as the property of others. All products, dates, and figures are preliminary and are subject to change without any notice. Copyright © 2009, Intel Corporation.

Intel Confidential


Press Reviewers Workshop-Winter 2010



9

最后，Westmere 处理器增加了 QPI 总线的 tracker 的容量，提升了总的系统 IO 带宽。





家族: 45nm Xeon 5500(Nehalem-EP)与 32nm Xeon 5600(Westmere-EP)

在上图中我们可以看到 Xeon 5500(Nehalem-EP)和 Xeon 5600(Westmere-EP)两个家族都有哪些成员,当然,这些都是双路版本。Intel 也会推出单路版本的 Xeon 5600,目前只有一款 W5680,和双路版本的 X5680 就出了处理器路数不同之外,其他都一样。最后的规格表如下:

Processor Number	Processor Frequency	Intel Smart Cache	TDP	Intel Turbo Boost Technology; Intel Hyper-Threading Technology	Intel AES-NI; Intel TXT	Cores / Threads	1kU Price
Intel® Xeon® X5680	3.33 GHz	12 MB	130W	✓	✓	6 / 12	\$1663
Intel® Xeon® X5677	3.46 GHz	12 MB	130W	✓	✓	4 / 8	\$1663
Intel® Xeon® W3680 (15)	3.33 GHz	12 MB	130W	✓	✓	6 / 12	\$999
Intel® Xeon® X5670	2.93 GHz	12 MB	95W	✓	✓	6 / 12	\$1440
Intel® Xeon® X5667	3.06 GHz	12 MB	95W	✓	✓	4 / 8	\$1440
Intel® Xeon® X5660	2.80 GHz	12 MB	95W	✓	✓	6 / 12	\$1219
Intel® Xeon® X5650	2.66 GHz	12 MB	95W	✓	✓	6 / 12	\$996
Intel® Xeon® E5640	2.66 GHz	12 MB	80W	✓	✓	4 / 8	\$774
Intel® Xeon® E5630	2.53 GHz	12 MB	80W	✓	✓	4 / 8	\$551
Intel® Xeon® E5620	2.40 GHz	12 MB	80W	✓	✓	4 / 8	\$387
Intel® Xeon® E5507	2.26 GHz	4 MB	80W			4 / 4	\$276
Intel® Xeon® E5506	2.13 GHz	4 MB	80W			4 / 4	\$219
Intel® Xeon® E5503	2.00 GHz	4 MB	80W			2 / 2	\$188
Intel® Xeon® L5640	2.26 GHz	12 MB	60W	✓	✓	6 / 12	\$996
Intel® Xeon® L5630	2.13 GHz	12 MB	40W	✓	✓	4 / 8	\$551
Intel® Xeon® L5609	1.86 GHz	12 MB	40W			4 / 4	\$440
Intel® Xeon® E5645	2.40 GHz	12 MB	80W	✓	✓	6 / 12	\$958
Intel® Xeon® L5638	2.00 GHz	12 MB	60W	✓	✓	6 / 12	\$958
Intel® Xeon® L5618	1.86 GHz	12 MB	40W	✓	✓	4 / 8	\$530
Intel® Xeon® L3406	2.26 GHz	4MB	30W	✓	✓ (no AES-NI)	2 / 4	\$189
Intel® Core™ i7-980X Processor Extreme Edition	3.33 GHz	12 MB	130W	✓	✓	6 / 12	\$999

其中数款 550x 处理器属于 Nehalem 家族

最高型号是 X5680，TDP 为 130W，6 核心 12 线程，频率达到了 3.33GHz，和上一代的顶端产品 W5590 频率一致，但是 X5680 支持 Turbo Boost 睿频技术，工

作时频率可以达到 3.47GHz，比 W5590 要高。最低功耗的型号 TDP 低到了 40W，包括一款带睿频和超线程的 L5630 和不带的 L5609。（表上的 Xeon L3406 是 45nm Nehalem 架构产品）

实际上，笔者现在就在工作用机上使用着 X5680，确实很强劲。

最后，从表中我们还可以看到，Xeon 5600 系列中最低支持的内存规格都是 DDR3-1066，比上一代的 DDR3-800 要更高。

### 第 11 页：Westmere-EP 实物包裹开箱



美国总部统一发出的套装




层层保护




这个 U 盘放着支持 Westmere-EP 所必要的主板 BIOS 升级文件





切了一截的 CPU 盒子



一共四个 CPU，如果是正式版的话，这里就要几万块钱了



两对：一对 X5680，一对 X5670，为什么选择了这两款呢？



这是因为 X5680 是最高端的型号，而 X5670 是 95W TDP 中最高端的型号，此外 X5670 的频率规格和官方测试样机配置的 X5570 一致；当然，笔者更喜欢看到 X5677 这样奇怪的型号



X5680 的频率是 3.33GHz，可以 Turbo Boost 到 3.46GHz，TDP 130W  
 X5670 的频率是 2.93GHz，可以 Turbo Boost 到 3.20GHz，TDP 95W  
 关于它们的 Turbo Boost 特性，还有待专门阐述

## 第 12 页：测试平台与测试环境

显然，所有的处理器都在同样的机器上进行测试。我们进行的只是多个和处理器相关的测试，一些耗时很长的测试将会以后陆续提供。

测试平台、测试环境			
测试分组			
类别	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
处理器子系统			
处理器	双路 Intel Xeon X5570	双路 Intel Xeon X5670	双路 Intel Xeon X5680
处理器架构	Intel 45nm Nehalem	Intel 32nm Westmere-EP	Intel 32nm Westmere-EP
处理器代号	Gainestown (Nehalem-EP)	? (Westmere-EP)	? (Westmere-EP)
处理器封装	Socket 1366 LGA	Socket 1366 LGA	Socket 1366 LGA
处理器	四核	六核	六核

<b>规格</b>			
<b>处理器指令集</b>	MMX, SSE, SSE2, SSE3, SSE3, SSE4. 1, SSE4. 2, EM64T, VT	MMX, SSE, SSE2, SSE3, SSE3, SSE4. 1, SSE4. 2, EM64T, VT AES	MMX, SSE, SSE2, SSE3, SSE3, SSE4. 1, SSE4. 2, EM64T, VT AES
<b>主频</b>	2.93GHz	2.93GHz	3.33GHz
<b>Turbo Boost 主频 (多核)</b>	3.20GHz (+266MHz)	3.20GHz (+266MHz)	3.46GHz (+133MHz)
<b>Turbo Boost 主频 (单/双核)</b>	3.333GHz (+400MHz)	3.333GHz (+400MHz)	3.46GHz (+133MHz)
<b>处理器外部总线</b>	2x QPI 3200MHz 6.40GT/s 单向 12.8GB/s (每 QPI) 双向 25.6GB/s (每 QPI)	2x QPI 3200MHz 6.40GT/s 单向 12.8GB/s (每 QPI) 双向 25.6GB/s (每 QPI)	2x QPI 3200MHz 6.40GT/s 单向 12.8GB/s (每 QPI) 双向 25.6GB/s (每 QPI)
<b>L1 D-Cache</b>	4x 32KB 8 路集合关联	6x 32KB 8 路集合关联	6x 32KB 8 路集合关联
<b>L1 I-Cache</b>	4x 32KB 4 路集合关联	6x 32KB 4 路集合关联	6x 32KB 4 路集合关联
<b>L2 Cache</b>	4x 256KB 8 路集合关联	6x 256KB 8 路集合关联	6x 256KB 8 路集合关联
<b>L3 Cache</b>	8MB @ 2668.7MHz 16 路集合关联	12MB @ 2668.7MHz 16 路集合关联	12MB @ 2668.7MHz 16 路集合关联
<b>主板</b>			
<b>主板型号</b>	ASUS Z8PS-D12-1U	ASUS Z8PS-D12-1U	ASUS Z8PS-D12-1U
<b>芯片组</b>	Intel Tylersburg-EP IOH: Intel 5520 (Tylersburg-36D) ICH: Intel 82801JR (ICH10R)	Intel Tylersburg-EP IOH: Intel 5520 (Tylersburg-36D) ICH: Intel 82801JR (ICH10R)	Intel Tylersburg-EP IOH: Intel 5520 (Tylersburg-36D) ICH: Intel 82801JR (ICH10R)
<b>芯片特性</b>	2x QPI 36 PCI Express Gen2 Lanes VT-d Gen 2	2x QPI 36 PCI Express Gen2 Lanes VT-d Gen 2	2x QPI 36 PCI Express Gen2 Lanes VT-d Gen 2



内存控制器	每 CPU 集成三通道 R-ECC DDR3 1333	每 CPU 集成三通道 R-ECC DDR3 1333	每 CPU 集成三通道 R-ECC DDR3 1333
内存	4GB R-ECC DDR3 1333 SDRAM x6	4GB R-ECC DDR3 1333 SDRAM x6	4GB R-ECC DDR3 1333 SDRAM x6
软件环境			
操作系统	Microsoft Windows Server 2008 R2 Datacenter Edition	Microsoft Windows Server 2008 R2 Datacenter Edition	Microsoft Windows Server 2008 R2 Datacenter Edition


需要注意的是，虽然这三个处理器都提供了 Turbo Boost 功能，然而在测试中我们均未打开。这样可以测试它们在默认规格下的性能。打开 Turbo Boost 的性能表现，我们也会在之后再献上。

### 第 13 页：CPU-Z 软件检测


首先不能缺少的是系统的任务管理器！看着一排排的 CPU，实在是爽：



进行测试的时候，图上的 48GB 1.35V DDR3-1333 内存还没有抵达



Nehalem-EP X5570




Westmere-EP X5670




Westmere-EP X5680


可见，所有的处理器在闲置的时候都运行在 1.6GHz 下。处理器的家族都为 6，不过 Model 从 A 变化到了 C，Ext. Model 从 1A 变化到了 2C。



Nehalem-EP 平台使用 0816 原始 BIOS



Westmere-EP 的新 BIOS……0701，怎么数字还变小了？不得其解



X5670 和 X5680 的 Uncore 频率仍然运行在 2.667GHz（图上的 NB Frequency）



## 第 14 页：EVEREST 软件检测

一开始测试使用的是 5.30.2043 Beta, 不过日前 5.30.3000 正式版发布了, 因此我们又换了这个版本进行检测。后面还有用其进行的性能测试。

The image displays two screenshots of the EVEREST Ultimate Edition software interface. The top screenshot shows the 'System Summary' (系统摘要) section, detailing the CPU, motherboard, and chipset information. The bottom screenshot shows the 'Temperatures' (温度) and 'Fans' (风扇) sections, providing real-time data on core temperatures, fan speeds, and voltages.

**EVEREST v5.30.2043 Beta - System Summary**


项目	数据
中央处理器(CPU)	
处理器名称	2x HexaCore Intel Xeon X5670
内部名称	Westmere-EP
制程步进	B1
Engineering Sample	是
名称	Intel(英) Xeon(英) CPU X5670 @ 2.93GHz
修订版本	000206C2h
中央处理器速度	
CPU 核心频率	1600.0 MHz (原始频率: 2933 MHz)
CPU 倍频	12x
CPU 外频(FSB)	133.3 MHz (原始频率: 133 MHz)
内存总线频率	666.7 MHz
DRAM : FSB	5:1
CPU 高速缓存	
L1 代码缓存	32 KB per core
L1 数据缓存	32 KB per core
L2 缓存	256 KB per core (On-Die, ECC, Full-Speed)
L3 缓存	12 MB (On-Die, ECC, Full-Speed)
主板	
主板 ID	65-0701-000001-00101111-012010-X5520150074701_BIOS DATE: 01/20/10 17:11:18 VER: 08.00.15
主板名称	未知
芯片组	
主板芯片组	Intel Tylersburg 5520, Intel Westmere
内存计时	9-9-9-24 (CL-RCD-RP-RAS)
Command Rate (CR)	1T

**EVEREST v5.30.2043 Beta - Temperatures and Fans**


项目	数据
主板	21 °C (70 °F)
#1 CPU/ #1 核心	19 °C (66 °F)
#1 CPU/ #2 核心	11 °C (52 °F)
#1 CPU/ #3 核心	18 °C (64 °F)
#1 CPU/ #4 核心	20 °C (68 °F)
#1 CPU/ #5 核心	17 °C (63 °F)
#1 CPU/ #6 核心	18 °C (64 °F)
#2 CPU/ #1 核心	16 °C (61 °F)
#2 CPU/ #2 核心	15 °C (59 °F)
#2 CPU/ #3 核心	16 °C (61 °F)
#2 CPU/ #4 核心	17 °C (63 °F)
#2 CPU/ #5 核心	16 °C (61 °F)
#2 CPU/ #6 核心	7 °C (45 °F)
#3 温度	16 °C (61 °F)
#4 温度	8 °C (46 °F)
#5 温度	5 °C (41 °F)
冷却风扇	
#1 风扇	7714 RPM
#2 风扇	7670 RPM
#3 风扇	7758 RPM
#4 风扇	7941 RPM
#5 风扇	7941 RPM
#6 风扇	8035 RPM
#7 风扇	8063 RPM
电压	
#1 CPU 核心	0.92 V
#2 CPU 核心	0.92 V
+3.3 V	3.22 V

项目	数据
中央处理器(CPU)	
处理器名称	2x HexaCore Intel Xeon X5670, 2933 MHz (22 x 133)
内部名称	Westmere-EP
制程步进	B1
指令集	x86, x86-64, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, AES
原始频率	2933 MHz
最低/最高倍频	12x / 22x
Engineering Sample	是
L1 代码缓存	32 KB per core
L1 数据缓存	32 KB per core
L2 缓存	256 KB per core (On-Die, ECC, Full-Speed)
L3 缓存	12 MB (On-Die, ECC, Full-Speed)
Multi CPU	
主板 ID	TEMPLATE R5700-E6
CPU #1	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #2	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #3	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #4	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #5	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #6	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #7	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #8	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #9	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #10	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #11	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #12	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #13	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #14	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #15	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz


项目	数据
CPU #16	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #17	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #18	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #19	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #20	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #21	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #22	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #23	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU #24	Intel(R) Xeon(R) CPU X5670 @ 2.93GHz, 2933 MHz
CPU 物理信息	
封装类型	1366 Contact FC-LGA
封装尺寸	4.25 cm x 4.50 cm
晶体管数量	1170 百万
工艺技术	32 nm, CMOS, Cu, High-K + Metal Gate
核心尺寸	240 mm <sup>2</sup>
CPU 制造商	
公司名称	Intel Corporation
产品信息	<a href="http://www.intel.com/products/processor">http://www.intel.com/products/processor</a>
CPU 使用率	
#1 CPU/ #1 核心/ #1 超线程	1 %
#1 CPU/ #1 核心/ #2 超线程	0 %
#1 CPU/ #2 核心/ #1 超线程	0 %
#1 CPU/ #2 核心/ #2 超线程	0 %
#1 CPU/ #3 核心/ #1 超线程	0 %
#1 CPU/ #3 核心/ #2 超线程	0 %
#1 CPU/ #4 核心/ #1 超线程	0 %
#1 CPU/ #4 核心/ #2 超线程	0 %




这里可以看到处理器的 TDP 规格以及 Turbo Boost 在多少个核心下会具有多少的倍频



这里也提示处理器支持 AES 扩展指令集




“其他特性”后面的第一项就是 1GB Page Size, 1GB 的页面大小, Nehalem-EP 和之前的处理器都是不支持的



支持 Turbo Boost





X5680 除了 TDP 为 130W 之外，其他指令集之类的完全一样

## 第 15 页: SiSoftware Sandra 2010 处理器性能测试

SiSoftware Sandra 是一款可运行在 32bit 和 64bit Windows 操作系统上的分析软件，它可以对于系统进行方便、快捷的基准测试，还可以用于查看系统的软件、硬件等信息。SiSoftware Sandra 所有的基准测试都针对 SMP 和 SMT 进行了优化，最高可支持 32/64 路平台。我们使用了其最新的 2010 版本。

SiSoftware Sandra Pro Business 2010			
测试对象	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
<b>Processor Arithmetic Benchmark 处理器算术性能测试</b>			
Aggregate Arithmetic Performance	147.17GOPS	218.69GOPS	249.2GOPS
Aggregate Arithmetic Performance vs SPEED	50.16MOPS/MHz	74.53MOPS/MHz	74.75MOPS/MHz
Dhrystone iSSE4.2	172.5GIPS	257GIPS	291.36GIPS

Dhrystone iSSE4.2 vs SPEED	58.79MIPS/MHz	87.58MIPS/MHz	87.39MIPS/MHz
Whetstone iSSE3	121.84GFLOPS	180.41GFLOPS	207GFLOPS
Dhrystone iSSE3 vs SPEED	41.53MFLOPS/MHz	61.49MFLOPS/MHz	62.10MFLOPS/MHz
<b>Processor Multi-Media Benchmark 处理器多媒体性能测试</b>			
Multi-Media Int x16 iSSE4.1	317.13MPixel/s	470.51MPixel/s	534.13MPixel/s
Multi-Media Int x16 iSSE4.1 vs SPEED	108.09kPixels/s/MHz	160.37kPixels/s/MHz	160.21kPixels/s/MHz
Multi-Media Float x8 iSSE2	237MPixel/s	350.2MPixel/s	397.47MPixel/s
Multi-Media Float x8 iSSE2 vs SPEED	80.79kPixels/s/MHz	119.36kPixels/s/MHz	119.22kPixels/s/MHz
Multi-Media Double x4 iSSE2	128.62MPixel/s	190.87MPixel/s	216.17MPixel/s
Multi-Media Double x4 iSSE2 vs SPEED	43.84kPixels/s/MHz	65.05kPixels/s/MHz	64.84kPixels/s/MHz
<b>Multi-Core Efficiency Benchmark 多核效率测试</b>			
Inter-Core Bandwidth	71.15GB/s	80.7GB/s	84GB/s
Inter-Core Bandwidth vs SPEED	24.83MB/s/MHz	28.17MB/s/MHz	25.79MB/s/MHz
Inter-Core Latency (越小越好)	18ns	18ns	16ns
Inter-Core Latency vs SPEED (越小越好)	0.01ns/MHz	0.01ns/MHz	0.00ns/MHz
<b>.NET Arithmetic Benchmark .NET 算术性能测试</b>			

Dhrystone .NET	32.11GIPS	32.2GIPS	37GIPS
Dhrystone .NET vs SPEED	10.95MIPS/MHz	25.08MOPS/MHz	24.06MOPS/MHz
Whetstone .NET	79.56GFLOPS	115GFLOPS	123.43GFLOPS
Whetstone .NET vs SPEED	27.12MFLOPS/MHz	39.19MFLOPS/MHz	37.02MFLOPS/MHz
.NET Multi-Media Benchmark .NET 多媒体性能测试			
Multi-Media Int x1 .NET	59MPixel/s	88.64MPixel/s	100.36MPixel/s
Multi-Media Int x1 .NET vs SPEED	20.12kPixels/s/MHz	30.21kPixels/s/MHz	30.10kPixels/s/MHz
Multi-Media Float x1 .NET	25.22MPixel/s	37.73MPixel/s	42.42MPixel/s
Multi-Media Float x1 .NET vs SPEED	8.60kPixels/s/MHz	12.86kPixels/s/MHz	12.72kPixels/s/MHz
Multi-Media Double x1 .NET	48.3MPixel/s	68.45MPixel/s	78.48MPixel/s
Multi-Media Double x1 .NET vs SPEED	16.46kPixels/s/MHz	23.33kPixels/s/MHz	23.54kPixels/s/MHz

毫无疑问, Sandra 是一个偏向理论值的测试程序, Westmere-EP 凭着多出来的两个核心, 在多个测试中表现非凡。

## 第 16 页: SiSoftware Sandra 2010 缓存内存性能测试

SiSoftware Sandra 的缓存内存性能测试也比较有参考价值:


SiSoftware Sandra Pro Business 2010			
测试对象	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
Memory Bandwidth Benchmark 内存带宽测试			
Int Buff'd iSSE2 Memory Bandwidth	38GB/s	35GB/s	35.2GB/s

Float Buff'd iSSE2 Memory Bandwidth	38GB/s	35GB/s	35.18GB/s
Memory Latency Benchmark (Random) 内存延迟测试(随机)			
Memory (Random Access) Latency (越小越好)	80ns	83ns	82ns
Speed Factor (越小越好)	55.50	57.00	64.60
Internal Data Cache	4clocks	4clocks	4clocks
L2 On-board Cache	11clocks	10clocks	10clocks
L3 On-board Cache	49clocks	57clocks	60clocks
Memory Latency Benchmark (Linear) 内存延迟测试(线性)			
Memory (Linear Access) Latency (越小越好)	7ns	7ns	7ns
Speed Factor (越小越好)	4.80	5.10	5.50
Internal Data Cache	4clocks	4clocks	4clocks
L2 On-board Cache	10clocks	11clocks	11clocks
L3 On-board Cache	13clocks	13clocks	13clocks
Cache and Memory Benchmark 缓存及内存测试			
Cache/Memory Bandwidth	142GB/s	183.26GB/s	195.6GB/s
Cache/Memory Bandwidth vs SPEED	49.57MB/s/MHz	63.96MB/s/MHz	60.07MB/s/MHz
Speed Factor (越小越好)	21.20	31.00	35.20
Internal Data Cache	471GB/s	663.51GB/s	744.49GB/s
L2 On-board Cache	295.4GB/s	537.88GB/s	611GB/s

不出意外的是，Westmere-EP 的内存读写带宽数值反而要低一些——它们的内存存取延迟也要长一点。内存带宽低了约 7.4%，内存随机延迟高了 2~3ns，L3 缓存延迟高了约 10 个时钟周期。为什么会这样呢？因为 Nehalem-EP/Westmere-EP 所有的核心都是通过一个交叉开关的结构来连接到 L3 缓存乃至内存控制器、QPI 的，核心数量越多，那么核心访问发生冲突的几率就



越大，这导致了其内存潜伏期的提升。在八核心的 Nehalem-EX 上，为了避免这种情况变得更严重，开始采用了新的总线来代替这个交叉开关，如下所示：



Nehalem-EX: Ring Interconnect

[ISSCC 2010: Nehalem-EX 的环状总线架构](#)

这个总线提供了极高的带宽（一共 1.2TB/s）和很低的延迟（5 个时钟周期）。在 Nehalem-EX 的发布文章当中笔者将会继续解析这个结构。

第 17 页: EVEREST Ultimate Edition 性能测试

EVEREST 也带有 CPU 和内存的若干项测试项目，也比较经常用来对比处理器的性能：

EVEREST Ultimate Edition 5.30.3000 Benchmark Module 2.4.273.0			
测试对象	双路 Intel Nehalem-EP	双路 Intel Westmere-EP	双路 Intel Westmere-EP

	Xeon X5570	Xeon X5670	Xeon X5680
内存读取	14279 MB/s	13293 MB/s	13689 MB/s
内存写入	8865 MB/s	7526 MB/s	8324 MB/s
内存复制	11878 MB/s	10430 MB/s	10616 MB/s
内存潜伏	64.5 ns	68.7 ns	67.0 ns
CPU Queen	46138	46082	52461
CPU PhotoWorxx	58330	73372	73828
CPU ZLib	193850 KB/s	282989 KB/s	319463 KB/s
CPU AES	46774	849298	844363
FPU Julia	22410	32730	37178
FPU Mandel	12096	16349	18583
FPU SinJulia	10978	16429	18706


和 Sandra 结果一样，Westmere-EP 的内存读写带宽低了一些（6.9%），内存潜伏期也高一点，约高 4.2ns（6.5%）左右，理由和前面一样，都是多个处理器核心争用的缘故。对于一些延迟可能很重要的应用，可以考虑使用 4 核心的 Westmere-EP 版本，如 X5677 等，这些处理器将会（应该）具有比同频 Nehalem-EP 明显较好的性能。

值得一提的是 EVEREST 自带的 CPU AES，X5670 的得分为 849298，是 X5570 的 46774 分的 18.2 倍。它确实很有用。

## 第 18 页：CINEBENCH 性能测试

CineBench 是基于 Cinem4D 工业三维设计软件引擎的测试软件，用来测试对象在进行三维设计时的性能，它可以同时测试处理器子系统、内存子系统以及显示子系统，我们的平台偏向于服务器多一些，因此就只有前两个的成绩具有意义。和大多数工业设计软件一样，CineBench 可以完善地支持多核/多处理器，它的显示子系统测试基于 OpenGL。


在前些日子里 CineBench 推出了 R11.5 版本，我们对其和老版本 R10 都进行了测试。



CineBench R10 64bit			
处理器	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
显卡	-	-	-
CPU Benchmark			
Rendering (1 CPU)	4410 CB-CPU	4287 CB-CPU	4845 CB-CPU
Rendering (x CPU)	28172 CB-CPU	32001 CB-CPU	34800 CB-CPU
Multiprocessor Speedup	6.39x	7.47x	7.18x
OpenGL Benchmark			
OpenGL Standard	224 CB-GFX	198 CB-GFX	217 CB-GFX



CineBench R11.5 测试，它的 OpenGL 测试需要显卡硬件支持才能进行



最终画面是这样子的

CineBench R11.5 64bit			
处理器	双路 Intel	双路 Intel	双路 Intel



	Nehalem-EP Xeon X5570	Westmere-EP Xeon X5670	Westmere-EP Xeon X5680
显卡	-	-	-
CPU Benchmark			
Rendering (1 CPU)	1.02 pts	1.02 pts	1.16 pts
Rendering (x CPU)	9.92 pts	14.58 pts	16.40 pts
Multiprocessor Speedup	9.68x	14.33x	14.18x

可以看到，CPU 主频影响着单 CPU 渲染能力，而处理器核心数量则影响到多 CPU 渲染的性能，有一点是很明显的，就是核心数量越多，那么多处理器的性能提升系数就越小，同样是由于前面所说的，多个核心竞争总线的缘故。要提升它们的效率，就要提升 Uncore 的频率，或者使用新的拓扑架构。


### 第 19 页：MMM、SunGard 与 Black Schles 测试

这三个测试是 Intel 推荐的项目之一，因此笔者也使用其进行了测试：

MMM - Matrix-Matrix Multiplication Benchmark			
处理器	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
单位	GFLOPS	GFLOPS	GFLOPS
Threads 1			
5000 step	7.821975	7.842319	8.877563
10000 step	7.890761	7.840417	8.883291
15000 step	7.888751	7.845479	8.881528
Threads 2			
5000 step	15.59136	15.62796	17.5891
10000 step	15.7544	15.66469	17.73566
15000 step	15.7445	15.64657	17.67208
Threads 4			
5000 step	30.69218	29.99696	34.85343
10000	31.02227	29.75883	34.90105

step			
15000 step	31.04954	30.55926	34.92557
Threads 8			
5000 step	36.2252	49.03697	45.99856
10000 step	38.21083	50.30305	45.99856
15000 step	40.71236	56.00031	47.74417
Threads 16			
5000 step	59.38371	64.04222	66.10022
10000 step	61.44583	62.42291	72.38159
15000 step	61.83442	64.3761	73.2495
Threads 24			
5000 step	54.82514	84.13599	89.09254
10000 step	54.82514	88.58685	96.85071
15000 step	59.18915	90.12297	99.22003

MMM 是一个类似矩阵乘法基准测试软件，得到的结果单位是 GFLOPS，也就是说它是一个浮点测试。我们可以看到 MMM 测试采用的线程数量要和 CPU 的核心数量吻合，超出的话将会导致性能降低。Nehalem-EP X5570 在 16 个线程下得到的峰值是 61.83GFLOPS，而 Westmere-EP X5670 在 24 个线程下得到的峰值是 90.12GFLOPS，极为符合核心数量多出 50% 的参数。它和 Linpack 一样，都能充分地利用 CPU 运算核心的能力，因此它实际上建议关闭超线程来测试。我们以后会单独列出这个测试。



SunGard Adaptiv Analytics Benchmark v4.0

SunGard Adaptiv Analytics Benchmark v4.0			
处理器	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
Threads	16	24	24
Time (lower is better)	138.076s	110.331s	94.911s

这个测试程序是 SunGard 风险分析管理套件的一个部分，X5670 的性能表现比 X5570 要高 25%，X5680 则又比 X5670 高 16.2%。

black_scholes			
处理器	双路 Intel Nehalem-EP Xeon X5570	双路 Intel Westmere-EP Xeon X5670	双路 Intel Westmere-EP Xeon X5680
Threads	16	24	24
Time (lower is better)	9.17s	6.16s	5.51s

black\_scholes 是对布莱克-肖尔斯期权定价模型进行计算的一个程序，布莱克-肖尔斯期权定价模型是由 1973 诺贝尔经济学奖的两个获得者创立和发

展的模型。测试结果上，X5670 比 X5570 快 48.9%（可见其对多核心的支持比较好），X5680 比 X5570 快 11.8%。


## 第 20 页：初步的平台功耗测试

我们利用新添置的 Aitek AWE2101 数字功率计和配套的软件测试了整个服务器平台在几种不同的状态下的功耗，AWE2101 是一个高精度的数字功耗测试仪：



5 位数字精度






输出到计算机上

测试方法上，也和以往的略有不同，这次使用了常用的烤机 Prime95 软件，它并不代表着实际工作中 Westmere 的情况，而只能代表着集中极限情况：




Prime95 是一个大质数寻找、验证软件，它能很充分地利用处理器的各种运算单元。它具有三种预设的测试方式：Small FFTs (CPU 压力测试，不使用内存)、In-place large FFTs (使用一些内存)、Blend (使用较多的内存)，我们对这三种方式分别作了测试。在 Blend 模式上，使用内存和不使用内存的功率表现是不同的，这也可以部分地看出平台内存功耗占用：




在闲置但是未进入睡眠/待机的情况下，六核 Westmere-EP 和四核 Nehalem-EP 具有非常接近的功耗，这表现了 Westmere-EP 的 Power Gating 技术表现不错。



Nehalem-EP X5570: 0.896V



Westmere-EP X5670: 0.912V



Westmere-EP X5680: 0.944V


在 Small FFT 测试（对 CPU 压力最大，不测试内存）下，不同的处理器立刻显示出差距来，其中 X5680 达到了不可思议的 540W，归根到底是因为多出来两个核心以及比其他处理器更高的核心电压。X5670 则功耗和 X5570 很相近。

这个结果也揭示了 X5680 和 X5670 的一个很明显的不同：它们 TDP 分别为 130W 和 95W，TDP 是热设计功耗，并不意味着实际功耗。不过它通常会具有更高的运行功耗（因为通常工作电压会更高）。总的来说，Westmere-EP 的功耗控制很不错，其中我们建议使用 X5670 这款性能、功耗都适中的处理器。



## 第 21 页：IT168 评测中心观点

【IT168 评测中心】抛去参数截然不同的 X5680 不谈, Intel 32nm Westmere-EP X5670 和频率一致的 45nm Nehalem-EP X5570 相比在不同的测试当中具有着约 25%~50% 的性能提升, 而功耗只是略微增加 (每个处理器约 10W 左右), 这个表现比起 Nehalem-EP 相对 Penryn Xeon 的提升 (一到两倍) 确实显得不那么显眼。



32nm 六核心：Intel Westmere-EP 晶圆图



X5680 是最高端的型号, 而 X5670 是 95W TDP 中最高端的型号

不过这个性能提升对于很多应用来说也非常足够了。更多的核心除了带来更好的性能之外，它还提供了更多的选择，例如你可以选择用四核心的 Westmere-EP 型号，那么在性能比 Nehalem-EP 高一点（四核心 Westmere-EP 也配置了 12MB L3 缓存）的情况下，功耗将会更低。促使一些人群选择四核心 Westmere-EP 可能还因为一个因素：核心竞争 L3/内存控制器/QPI，它导致了一些应用的性能提升幅度低下。我们期待不久的将来可以对这些型号进行测试。

## 2 Socket Configuration

### Platform Features

- Westmere-EP processors
  - WSM-EP adds AES-NI, TXT, more cores, higher core frequencies
- Memory Controller integrated in CPU
- Intel® QuickPath interconnect
- 42 PCIe Lanes: 36 Gen2 lanes, 6 Gen1 lanes

### Memory

- DDR3 800/1066/1333 RDIMM, UDIMM
- 6 channels (3 channels per CPU)
- Up to 3 dual rank or 2 quad rank RDIMMs/channel
- 288 GB max w/16GB DIMMs
- DDR3L, 2 DIMM per channel at DDR3-1333

### Storage


- 6 ports SATA2 w/ SW RAID5 (ICH9/10R Required)

### Networking

- Intel I/OAT (IOAT) with Intel LAN devices

### Virtualization

- Extended VT-x, VT-c and VT-d



Notes:  
ICH SKUs supported: ICH9, ICH9R, ICH10, ICH10R

Intel and the Intel logo are trademarks or registered trademarks of Intel Corporation or its subsidiaries in the United States and other countries. Other names and brands may be claimed as the property of others. All products, dates, and figures are preliminary and are subject to change without any notice. Copyright © 2009, Intel Corporation.

Intel Confidential

Press Reviewers Workshop-Winter 2010




7

内存支持方面也是 Westmere-EP 的一个明显增强的地方，它具有以下四点进步：

- 1、Westmere-EP 现在支持低电压 DDR3，电压值从原来的 1.65V 降低到 1.50V 乃至 1.35V
- 2、Westmere-EP 现在支持每个内存通道具有两个 DIMM 运行在 1333MHz，而 Nehalem-EP 只支持一条，插更多内存会让内存降速
- 3、Westmere-EP 对内存规格的支持总体上提升了，所有型号最低都支持 DDR3-1066，而 Nehalem-EP 最低的支持到 DDR3-800
- 4、Westmere-EP 现在支持单条 16GB 的内存条，总内存容量增加了一倍，达到了 288GB

相信对不少人具有不错的吸引力。笔者为了进行 SPEC CPU 2006 测试特地借来的 48GB 1.35V DDR3-1333 内存符合了其中的多项要素，测试也正在进行中，稍过一段时间大家讲可以看到 Westmere-EP 的 SPEC CPU 性能表现以及 1.35V 低电压 DDR3 的功耗表现。




AES NI 的效果，数据来源：Intel

此外，AES 新指令集的效果不得不提，它确实非常明显，我们进行的 EVEREST CPU AES 基准测试具有 17 倍的性能提升。此外，虚拟化方面也明显感到进步不少（1GB 大页面、12%降低的虚拟机切换时间），总的来说，Westmere-EP 对不少的人来说都很有吸引力，它将会是 Nehalem-EP 的一个很成功的继任者。

### 其他厂商的情况如何？

在 Westmere-EP 通过 1GB 大页面等的支持来弥补大页面 TLB 表过少的缺陷的同时，AMD 也在弥补它们的弱项：整数流水线过弱。整数操作是大部分日常应用的基础，在对四路六核心 Istanbul 的测试中我们发现它的单 CPU 同频整数性能和四核心 Nehalem-EP 差不多（[AMD 六核 Istanbul 曙光四路服务器评测](#)），而六核 Westmere-EP 的出现将会继续拉开这个距离。AMD 提升整数性能目前的做法有两个：一是在 Magny-Cours 这样的芯片中增加一倍的核心数量达到十二核并顺便提升了浮点性能，二是干脆在 AMD Bulldozer 这样的新架构中将整数管线翻倍（[双线程还是双核？AMD 推土机处理器简析](#)）。





Nehalem Microarchitecture

归根到底，唯有处理器微架构上的设计才是基本，Intel Nehalem 处理器具有着优美的微架构（除了大页面 TLB 有点少之外）和经过千锤百炼的执行管线，以及可以将其性能充分发挥出来的超线程技术，这些才是 Intel 处理器的核心竞争力。Westmere-EP 在强劲的 Nehalem 微架构的基础上，轻松地发展工艺、增加核心并改良缺陷，提升性能并降低功耗，它代表了目前最强有力的 x86 处理器（除了稍迟推出的 Nehalem-EX 之外）。下一个阶段，Lucifer 将会带大家观看真正的高端对决：Nehalem-EX VS POWER7，以及 Intel 的下一代微架构 Sandy Bridge，敬请期待。



[迎接 32nm 新至强 10 大系列处理器技术全解析](#)

[英特尔 32 纳米至强 5600 处理器发布会直播专题](#)