《See MIPS Run》–第三章协处理器0

作者陈怀临 | 2008-05-23 16:02 | 类型专题分析, 中国系统软件 | Comments Off

第三章协处理器0： MIPS 处理器控制
除了通常的运算功能之外，任何处理器都需要一些部件来处理中断,提供可选项配置方法以及某种观察或控制诸如高速缓存(cache) 和时钟等片上功能的途径。但要用一个干净的、和具体实现无关的方法来描述这些东西很难,不象指令集中表示运算功能那么简单。

为了更便于读者理解，我们会把不同的功能分成几章来介绍。这一章里我们先介绍用来实现这些特色功能的公共机制。在读后续的三章之前，您应该先读本章的前面部分，特别要注意“协处理器”(下面将有解释)一词的含义。那么， MIPS CPU 的协处理器0 (以下简称CP0 )做些什么工作呢？

配置: MIPS 硬件常常是很灵活的，您可能可以选择一些很根本的CPU 特性(例如大尾端/小尾端，参见第11章)或者改变系统接口的工作方式。这些选项的控制和可见性通常由一个(一些)内部寄存器决定。

高速缓存控制: MIPS CPU 总是集成了高速缓存控制器，(除了最古老的芯片)也都集成了高速缓存本身。连最早期的MIPS CPU 都在状态寄存器里有高速缓存控制的字段。R4000 以后，就有专门的CP0 指令来操纵高速
缓存的每一项了。我们将在第4 章讨论高速缓存。

例外/中断控制: 象中断或者例外时发生什么，您应该做什么来处理它等事情都由一些CP0 控制寄存器和特殊指令来定义和控制。这会在第5 章讨论。

存储管理单元控制: 第6 章讨论这个话题。

杂项: 总是有更多的东西：时钟、事件计数器、奇偶校验错误检测等等。无论什么时候额外的功能被集成到CPU 里边，不再能方便地当作外设访问时，这里就要增加一些东西。

(没有打分)

工具箱
本文链接 | | 打印此页 | Comments Off

雁过留声

Comments are closed.