作者 陈怀临 | 2010-09-25 10:38 | 类型 芯片技术 | 19条用户评论 »
工具箱 本文链接 | | 打印此页 | 19条用户评论 »
“计算的美丽–CPU Die(Power7,Nehalem-EX, Niagara-3”有19个回复
是意味着MIPS缺席高性能计算么……
谁这么无知,给打了一个1分??? CPU 的Die图是世界上最美的东西。。。我还曾经把MPX的bus时序图天天挂在办公室。越看越觉得美。。。
这里有弟兄们谁完整看和读懂,然后逻辑分析仪,看过Bus信号的嘛?
我看过PCI、以及AMD Athlon 64的FSB的… 看完以后,决定,这辈子,能不搞就不搞硬件了
哈,并用此一
“不错”
曾经看过60X,主要是处理 power pc无输出的单板
开动脑筋想一想,这几个东西如果用74系列搭出来,PCB需要多大?要摆几间屋子?
我也考一下大家,包括首席 1)MPX总线跟60x总线比有什么优势? 2)MPX/60x bus如何实现cache一致性,总线行为是什么? 3)MPX总线如何实现intervention? 4)intervention的优势在何处?
Heeeeee!考考年轻人吧。都是好问题。我说一件事情,不知是不是我当年自己的问题。我把系统在GT 64360(Marvell的chipset。聪明的同学通过64360就能推算出我在第一线时的年代)下,用MPX Bus后,性能没有得到太大的提升。但后来还是用了。反正系统我说了算。没人比我更懂。
另外,GT其实在PCI Interface也支持Cache一致性。我测过,但产品production时,还是没有敢打开。
MV64K功能是挺强的,CPU,PCI各个接口都有映射表,内部还有SRAM。不过Marvell也不推Discovery了,毕竟SoC才是主流。
Discovery都整合到他的MV78xxx系列SoC。
只知道cache一致性是snoop 与64×60配合,cache coherency只在coherency region有效,通过GBL捅到CPU做SNOOP。 60x只有一条读写总线。所以snoop的时候总线被占用。e500的CCB就是2读1写的,一个读接口专门用来做snoop,总线效率高很多。
开动脑筋,这个家伙如果用MOS管一个一个焊出来,敏感词广场能放下不?
首席最近对server貌似很感兴趣啊,在做大机器?
一切皆为云
哦,首席有没考虑下用小核自己做SoC去堆
类似IBM的BlueGene,SiCortex,SmoothStone,(Niagara)等的做法。这样的片子每个平方厘米要便宜很多很多
听说intel现在设计CPU的主力都是一些50、60岁的工程师。。。因为小年轻人没经验搞不定
真的假的?
老韩 于 2010-09-25 11:00 上午 是意味着MIPS缺席高性能计算么……6年前如果你信龙芯, 可能你是个单纯的爱国青年, 现在还YY龙芯,那你是个2B
cracked 于 2010-09-29 2:09 上午 听说intel现在设计CPU的主力都是一些50、60岁的工程师。。。因为小年轻人没经验搞不定
真的假的?———-你认为呢?
是意味着MIPS缺席高性能计算么……
谁这么无知,给打了一个1分??? CPU 的Die图是世界上最美的东西。。。我还曾经把MPX的bus时序图天天挂在办公室。越看越觉得美。。。
这里有弟兄们谁完整看和读懂,然后逻辑分析仪,看过Bus信号的嘛?
我看过PCI、以及AMD Athlon 64的FSB的…
看完以后,决定,这辈子,能不搞就不搞硬件了
哈,并用此一
“不错”
曾经看过60X,主要是处理 power pc无输出的单板
开动脑筋想一想,这几个东西如果用74系列搭出来,PCB需要多大?要摆几间屋子?
我也考一下大家,包括首席
1)MPX总线跟60x总线比有什么优势?
2)MPX/60x bus如何实现cache一致性,总线行为是什么?
3)MPX总线如何实现intervention?
4)intervention的优势在何处?
Heeeeee!考考年轻人吧。都是好问题。我说一件事情,不知是不是我当年自己的问题。我把系统在GT 64360(Marvell的chipset。聪明的同学通过64360就能推算出我在第一线时的年代)下,用MPX Bus后,性能没有得到太大的提升。但后来还是用了。反正系统我说了算。没人比我更懂。
另外,GT其实在PCI Interface也支持Cache一致性。我测过,但产品production时,还是没有敢打开。
MV64K功能是挺强的,CPU,PCI各个接口都有映射表,内部还有SRAM。不过Marvell也不推Discovery了,毕竟SoC才是主流。
Discovery都整合到他的MV78xxx系列SoC。
只知道cache一致性是snoop
与64×60配合,cache coherency只在coherency region有效,通过GBL捅到CPU做SNOOP。
60x只有一条读写总线。所以snoop的时候总线被占用。e500的CCB就是2读1写的,一个读接口专门用来做snoop,总线效率高很多。
开动脑筋,这个家伙如果用MOS管一个一个焊出来,敏感词广场能放下不?
首席最近对server貌似很感兴趣啊,在做大机器?
一切皆为云
哦,首席有没考虑下用小核自己做SoC去堆
类似IBM的BlueGene,SiCortex,SmoothStone,(Niagara)等的做法。这样的片子每个平方厘米要便宜很多很多
听说intel现在设计CPU的主力都是一些50、60岁的工程师。。。因为小年轻人没经验搞不定
真的假的?
老韩 于 2010-09-25 11:00 上午 是意味着MIPS缺席高性能计算么……6年前如果你信龙芯, 可能你是个单纯的爱国青年, 现在还YY龙芯,那你是个2B
cracked 于 2010-09-29 2:09 上午 听说intel现在设计CPU的主力都是一些50、60岁的工程师。。。因为小年轻人没经验搞不定
真的假的?———-你认为呢?