细节决定成败。Intel 。Sandy Bridge

作者陈怀临 | 2011-02-01 08:29 | 类型芯片技术 | 72条用户评论 »

分享分享到：新浪微博腾讯微信开心人人 Live Digg FB Twitter 【陈怀临注：越是高端的架构师，越是对细节的把握如履薄冰。。。因为细节决定成败。大渡河过不去，毛润之有天大的本事，也就是第二个石达开。。。】分享
(3个打分，平均：4.67 / 5)

工具箱
本文链接 | | 打印此页 | 72条用户评论 »

雁过留声

“细节决定成败。Intel 。Sandy Bridge”有72个回复

WW 于 2011-02-01 4:09 下午

大渡河没过去中国人民可能还过得好一点
无厘于 2011-02-01 5:11 下午

[WW 于 2011-02-01 4:09 下午
大渡河没过去中国人民可能还过得好一点][/Quote]
You are one of SB,who always reply in negative thinking!
liang 于 2011-02-01 5:28 下午

大势所趋,不是个人之为
胡不才 于 2011-02-01 6:04 下午

是主板的bug，不是cpu的bug
KISS 于 2011-02-01 6:34 下午

那篇突破memory wall的帖子删了？
Will Chie 于 2011-02-01 8:41 下午

难道首席发现上当了？
陈怀临 于 2011-02-01 8:59 下午

我打回去，准备让他们从写，修改。要写的更技术，或者学术一些。现在的版本有点过分市场化。。。
Lucifer 于 2011-02-01 11:17 下午

Here’s the recent update on your computer
On these tech sites here, here and here
We received notice from these sites that there is a bug with certain Intel P67/H67 chipsets.
And that such bug could serious affect the operation of your computer.
H:I’m sure the bug is nothing serious to be worried about, and that the situation is overblown.
My Fuhrer, These bugs…
These bugs affect the SATA ports on certain boards.
Eventually, these bug will cause failing in the SATA 3Gbps ports.
…
H:Everyone who has not bouht a Intel Sandy Bridge CPU and motherboards please leave the room.
…
H:This is a fucking disgrace!
H:A complete and total blunder by Intel!
H:And everyone thought that Sandy Bridge was such a great idea,and that we should all wait for it to come out!
H:Now my computer could suddenly fail, all because of a stupid bug!
H:Intel couldn’t design a chipset right, even if their life depended on it!
My Fuhrer, perhaps you are overreaching, it’s just a little bug…
H:LITTLE BUG, MY ASS!
My Fuhrer, this bug only affects a certain revision of the P67/H67 chipsets.
H:Well, Intel can just kiss my ass!
H:Those idiots!
H:When everyone buys a computer, they expect the computer to be stable and be free of bugs.
H:And when every one thinks of Intel, they think of a company that can design such a CPU and chipset!
H:I guess that reputation is now out the window because of this stupid little bug!
H:I think we deserve better than the response Intel is giving.
H:Even Stalin could respond faster and more effectively than Intel!
H:And now what for me, I’m going to have to send my computer back to where I bought it,
H:and hope that they can replace the motherboard under the recall.
H:And then what, I’ll be without my new computer for a week or more!
H:And that means I have to go to back to my old, crappy computer,
H:and that means no Black Ops, or Left for Dead 2, or any other game released in the past year!
H:There, there, you are always welcome to play on my new computer.
H:And now what would people think of me in this bunker..
H:I will no longer have my uber computer to brag about…with all my high end stuff, and my ranking on the various servers…
H:And thus I will no longer have the largest e-pxxis in this entire bunker, and thus I will lose all my standing with my internet girlfriends.
H:Now, please, leave me alone with my pxxn…
设计出问题 于 2011-02-01 11:33 下午

设计出问题 INTEL主动回收,NV 拼命抵赖,SAMSUNG 倾销到中国，变废为宝
kevin 于 2011-02-02 11:47 上午

回来发现改变大宋命运的memory wallless cpu不见了。。。首席明察啊。。。
memory wallless cpu 于 2011-02-02 9:41 下午

是不是这玩意—-读得懂的，咱们一起看看大师发明的关键:
http://www.csd.uwo.ca/Talks/PhDDec14_130_06.shtml

However, the performance of LRU is not satisfactory for applications of poor locality, such as network protocols and applications, multimedia and 3D graphics.
[翻译：通用算法（LRU)对某些具体应用效果不好]

We found that there is a pattern in the memory references of these applications that makes LRU fails. based on this discovery, we developed a new CPU cache replacement called WLRU. Trace based simulations show that WLRU has significant improvement over LRU for applications of poor locality.

[翻译：我们的研究发现，针对这些具体的应用，cache replacement 算法可以优化]

For example, for web servers, WLRU has 50% fewer L2 cache misses than LRU. This means WLRU can immediately improve the performance of web servers by more than 200%.

记得当年某院士说，中科院每年收到的来自民科的永动机发明，要装几个麻袋，都直接扔了。

那帮孙子院士。要是他们有归网大佬ID们对LRU算法颠覆性发明表现出来的这种跟着吆喝的优良态度，弄不好新能源问题早就解决了，除了造福人类，还顺便帮中国在世界上更牛一些。

顺便表扬一句，hwarren同学说的，在business common sense上非常靠谱。少有的excellent common sense.

再顺便补充一个common sense — 在计算机/CPU技术上的。以intel cpu为脑袋的计算机，有个正式名称，叫General Purpose Computer — 难道有Special Purpose Computer吗？

废话。上过高中电脑扫盲课没有？ — 路由器，数字摄像机，。。。。算了，解释这个问题显得太没水平。

通用计算机，意味着不是针对具体的application的，所以。。。经过几层推理，对某种hit pattern 优化的cache algorithm, 对另外的就要是恶化了 — 所以，Intel不会造一个cpu with customized LRU algorithm, then sell it as a general purpose CPU.

那，既然这样，特殊的memory access pattern （长尾现象），既然存在，总是可以加以利用吧？答案是：响亮的“Yes”!

这世界上存在着无穷多（几乎）special purpose computers, 就是因为这类原因。只是，在造special purpose computer (e.g. heavy duty network router)时，可优化的岂止是 CPU 的LRU cache — 整个架构都可以随便优化(相对于general purpose computers) — 问问cisco 和 juniper里那些硬件工程师，他们应该在忙乎些什么。这个时候，优化special purpose cpu里的 cache algorithm，ROI就不见得那么高了 — case by case. 有参与过这种工程的朋友来给个实例，正或反例都很说明问题。

另外一个优化的例子，就是general purpose computer里的graphic chips.

举一个比喻：某人发现，装个放大800倍的光学瞄准镜，可以提高枪的射击精度 — 理论确凿，逻辑严谨。

要是全世界的枪械都装上这个瞄准镜。。。天哪。。。I have a dream! 首长，您那个小手枪，高级好看，就是打不太准，装上我这个高级瞄准镜吧！对了，还有那个拍击炮。。。

最后，再赞一次归网的和谐气氛！

拜拜了您哪。

[推论：所以我们的优化算法可以改善所有的应用，可以在Intel的CPU 上统一采用 -- 难道CPU除了用来作web server，还做别的吗？切！]

（有人怀疑我的CS知识太皮毛 — 所以我也不敢说不信了。。。跟着喊吧，打倒Wintel! 中国人牛X！万岁！）

Sorry to spoil your fun! — but if it’s easily spoiled, it probably is not real fun, so keep it up…

[其实，还是研究治癌比较好。。。那玩意儿，懂得人少些]Yeah, I may not understand, so please help me out:

Could you please explain to me,

“theoretical upper limit of cache replacement algorithms” — is it regarding ALL possible software applications, or only specific applications be tested/optimized for?

I am aware of The theoretically optimal page replacement algorithm
(also known ad Belady’s optimal page replacement policy), which is a theoretical concept, that can not be implemented for GENERAL PURPOSE OPERATING SYSTEM，unless the software application to run on it iis either known before hand or has specific memory access patterns.

So how is this “theoretical upper limit of cache replacement algorithms” defined here? — in regard of software applications being executed on the CPU/OS.

Mind you, optimal solution regarding special type of software applications is still meaningful & maybe useful, but a far cry from the earth-shattering claims being made here.
memory wallless cpu 于 2011-02-02 9:53 下午

作者：绽铃子在新的CPU缓存电路发贴, 来自【海归网】 http://www.haiguinet.com

如果Intel采用我发明的CPU缓存，立刻把所有的这些杂碎CPU杀翻。

Intel撞在内存墙上，连中国的杂碎都出来咬这只病老虎。

======================
北京时间1月6日上午消息，美国图形芯片设计商Nvidia表示，将开始针对PC设计CPU，反击英特尔。

　　Nvidia表示，将利用ARM架构开发CPU，产品开发代号为“丹佛计划”(Project Denver)。消息宣布后，Nvidia周三在纳斯达克市场常规交易中上涨7.67%，报收于16.98美元。

　　与此同时，微软也宣布将开发一款兼容ARM处理器的Windows操作系统。微软以往只针对英特尔处理器开发Windows操作系统，而本次支持ARM表明“Wintel”联盟关系已经逐渐破裂。

　　“如果你有能力开发自己的处理器架构，而且能够获得微软这样的操作系统厂商的支持，那就将成为一股英特尔必须面对的强大力量。”美国投资公司 Raymond James分析师汉斯·莫斯曼恩(Hans Mosemann)说，“五年后，当你我回首往事时会说，这是整个行业的一个转折点。”

　　就在Nvidia宣布开发CPU的同时，英特尔刚刚开始对Nvidia的图形处理业务展开进攻。英特尔周三推出了一系列整合图形处理能力的芯片，并有望降低Nvidia低端图形芯片的市场需求。

　　为了开展多元化，Nvidia已经进军了智能手机和平板电脑领域，将图形芯片与ARM架构的处理器进行整合，并嵌入到移动设备中。

　　Nvidia表示，LG将在Optimus 2X手机中使用该公司的Tegra 2处理器。另外，还将有其他几款使用其处理器的智能手机将在国际消费电子展(CES)上亮相，但细节信息尚未披露。

　　ARM芯片的能效较高，而且被Marvell和高通等平板电脑和智能手机芯片领域的主导厂商采纳。

　　分析师曾经警告称，Nvidia进军PC CPU业务的计划是一场赌博，而且需要许多年才能获得回报。

　　“我们现在要问的问题是，这些产品要花多长时间才能够获得PC和手机OEM厂商的支持？支持程度有多高？”美国投资银行分析师道格·弗里德曼(Doug Freedman)说。

作者：绽铃子在新的CPU缓存电路发贴, 来自【海归网】 http://www.haiguinet.com
Intel撞在内存墙上，连中国的杂碎都出来咬这只病老虎。

======================这种变态的畜生能解决memory wall？
memory wallless cpu 于 2011-02-02 9:55 下午

作者：绽铃子在新的CPU缓存电路发贴, 来自【海归网】 http://www.haiguinet.com
Intel撞在内存墙上，连中国的杂碎都出来咬这只病老虎。

======================这种变态的畜生能解决memory wall？
陈怀临 于 2011-02-02 10:08 下午

算了吧。这个事情基本上惹的我要注意了。我来读读这个哥们的博士论文吧。

直觉上，Cache Replace 算法不会对什么CPU设计有革命性的变化。当然，不排除：-）。

cache 设计不仅仅是逻辑设计问题，还设计到一个算法带来的电路实现，功耗，signal等等。。。

我们可以先不考虑物理设计，来看看这个哥们的算法设计。。。

通常而言，如果我提倡的Application Aware OS是大势所趋的话，什么WXYZ-LRU都不灵。

我认为，Cache就应该是被Application所能控制的。。。。。。
memory wallless cpu 于 2011-02-02 10:18 下午

40岁的老混混，整天忽悠，结果IBM,INTEL.AMD和NV都不要他的垃圾专利，其实内存墙的根本解决在于TSV，现在UMC和ELPIDA已经在联合开发LOGIC+DRAM的TSV了，这个所谓发明就如前面所说“通用计算机，意味着不是针对具体的application的，所以。。。经过几层推理，对某种hit pattern 优化的cache algorithm, 对另外的就要是恶化了 — 所以，Intel不会造一个cpu with customized LRU algorithm, then sell it as a general purpose CPU. ”
陈怀临 于 2011-02-02 10:52 下午

倒不需要attack 他个人。。。
学术的东西比较容易自己的baby自己love。。。可以理解。。。
但确实很难理解一个替换算法能产生革命的影响。

弟兄们还是先读读他的论文或专利。
btw，他小样自己不来谈谈，给弯曲弟兄们上上课？
zhucong 于 2011-02-02 10:59 下午

我记得see mips run 里讲 cpu 如果不引入硬件线程，大约50%的时间在等待内存
memory wallless cpu 于 2011-02-02 11:01 下午

作者：绽铃子在新的CPU缓存电路发贴, 来自【海归网】 http://www.haiguinet.com
Intel撞在内存墙上，连中国的杂碎都出来咬这只病老虎。

======================这种变态的思维，让人十分反感
memory wallless cpu 于 2011-02-02 11:05 下午

这个所谓发明是06的了，如果有用的话，还需要忽悠到现在？
Will Chie 于 2011-02-02 11:10 下午

火药味好重啊，貌似颇有渊源的说，站在远处看热闹
kevin 于 2011-02-03 12:03 上午

to 17:
multi thread is used to hide the memory wall, not eliminate it

to 首席：
我相信您说的application aware OS与这厮鼓吹的也是两码事.
http://www.ucompower.com/
也许是我小心眼，我不用读什么专利论文仅仅读读这个网站，就让我胃里开始翻腾了。我实在没看出来这东西和IPv9有什么区别。一样是令人作呕的东西。希望通过一个replacement algorithm干掉intel。负担起中华民族的伟大复兴。
其实按照国内的学术科研环境，低调一点找个什么化工研究所合作一下，打打民族牌，闷声发大财还是有机会的。结果竟然跑到弯曲上来丢脸。。。

现在应该在鼓吹和圈钱的阶段。无利不起早，大胆预测一下，狐狸尾巴露出来的时候，应该是与国内某不得志研究机构一拍即合，申请国家xxxx基金，开始研究高性能处理器以抵御外族入侵。ipv9都有可能，还有啥不可能
to kevin 于 2011-02-03 12:27 上午

绽铃子就是一个骗子，SB中的SB。鼓吹了一年了，估计永远也不会有圈钱的机会，这个SB开始是想忽悠IBM,INTEL.AMD和NV，结果外国人比狐狸他爹还精，只好回国来骗，想想水变油，就知道第二个王洪成又出现了，这种忽悠不会久，因为国内好多大学都在搞这个SB同样的项目，而且TSV一出现，这个垃圾专利就连忽悠的空间都没有了
huang_huihuang 于 2011-02-03 12:30 上午

在农历新年看了《绽铃子新的CPU缓存电路》，感觉不可思议。CPU缓存固然重要，但不会重要到成了不可逾越的障碍，如果CPU内核设计比不上cpu缓存，那么就是本末倒置了。cpu内核主要用于处理大量数据，这些数据的获取与处理所花费的时间理想状况应该是1：1，在大计算量的情况下，处理的时间大于获取时间，比如计算圆周率，在数据转移的情况下，处理的时间小于获取时间，比如图形填充，最需要缓存的地方应该GPU内部，那么GPU内部是如何解决缓存技术的，其实没有别的算法，主要采取加大容量、增加带宽、提高工作频率。如按《绽铃子新的CPU缓存电路》宣称的情况，那么cpu、gpu就不用工作了。要提高cpu、gpu的处理效率，没有别的，一味去提高缓存是没有用的，必须用杀手锏，既重新设计cpu的整个架构，比如用道cpu，那样才会得到质的改变。
但是我估计《绽铃子新的CPU缓存电路》的初衷，不在于设计什么先进的cpu，而是先画大饼，先圈到钱，后再搞一个cpu敷衍了事，这样既满足一些人的政绩需要又解决作者学业、事业问题。
to kevin 于 2011-02-03 12:34 上午

绽铃子这个SB后来忽悠明显小多了，只敢忽悠WEB应用和3D了，这么优化就不是CPU了，绽铃子这个败类属于和陈进一样的骗子，而且他还不如陈进，思维不是一般的变态
zhucong 于 2011-02-03 12:36 上午

To kevin:kevin是专家，请教一下现在主流的桌面和嵌入式cpu 因为cache未命，有大约%多少在空转
SB绽铃子 于 2011-02-03 12:38 上午

绽铃子这个畜生胡说CACHE占CPU面积的90%。从这里就看出绝对是2B，常识都不知道。CACHE占CPU面积最大的安腾也只有70%，主流CPU应该55%左右，而ARM最多20%左右，而且随着EDRAM,FBC等革新技术的使用，CACHE占CPU面积应该会不断降低， memory wall出路在于TSV，这个SB什么都不知道，就是个2B
SB绽铃子 于 2011-02-03 12:40 上午

这个家伙40多了没有一篇PAPER在ACM,ISCA上，就开始装B，我的朋友20多，在VLSI和IEDM有很多PAPER，也不会蔑视这么高调
SB绽铃子 于 2011-02-03 12:51 上午

人家自制一个CPU只要30天，绽铃子这个畜生忽悠1年了，什么都没有，除了出口成脏的口炮和没有任何数据的忽悠
kevin 于 2011-02-03 12:55 上午

to 25:

这玩意没法统计。与软件的行为强相关。可以参考黄教主的评论。
桌面处理器memory intensive的行为多一些。intel的数据L2 hitrate从40%-90%。基本上CPU越忙CACHE命中率越低。拿multithread去cover，thread多了又把tlb miss搞上去了。所以最多也就搞两个线程。

嵌入式处理器IO的处理多一些。又不需要复杂的页表管理。那multi-thread去cover latency效果还不错。多长时间在空转?看你软件写的有多好（烂）了。呵呵
KISS 于 2011-02-03 12:57 上午

水好深啊，大家还是讨论技术吧。

特殊的替换算法对嵌入式系统还是有作用的。不过减少50%的miss rate的加速比理论极限也就是200％（不可能超过），而这个miss rate和加速比的曲线形状跟miss penalty（命中延迟比缺失延迟）相关，越大越陡峭。

最关心的还是他们的结论怎么得来的：
基于什么模型？貌似还没有tapeout，那么Pre-silicon模型的精确度多大是个问题。另外一方面是负载（workload）是怎么设计的－用的是benchmark还是真实情况下的trace？整个评估实验能在多大程度符合实际应用场景。

p.s: 请教各位网络设计大虾，现在你们系统的cache hit rate大概是个什么情况？（包括用的处理器的配制－核心频率，cache大小和访问延迟，主存访问延迟等等）
KISS 于 2011-02-03 1:01 上午

3D package短期内解决memory wall还是比较困难，关键是成本降低速度

首席不如把主贴放出来，都跑到intel的贴吵了，intel很受伤。。。：）
zhucong 于 2011-02-03 1:10 上午

To kevin:我感觉加入hardware multi-thread必须同时加cache容量和tlb表项配合
SB绽铃子 于 2011-02-03 1:12 上午

SB绽铃子的垃圾没有必要讨论下去了，3D package3-5年内绝对可以上市，FPGA已经先走一步了
SB绽铃子 于 2011-02-03 1:13 上午

基于什么模型？貌似还没有tapeout，那么Pre-silicon模型的精确度多大是个问题。另外一方面是负载（workload）是怎么设计的－用的是benchmark还是真实情况下的trace？整个评估实验能在多大程度符合实际应用场景。

—什么都没有，就是天天发贴忽悠
SB绽铃子 于 2011-02-03 1:14 上午

特殊的替换算法对嵌入式系统还是有作用的。不过减少50%的miss rate的加速比理论极限也就是200％（不可能超过），而这个miss rate和加速比的曲线形状跟miss penalty（命中延迟比缺失延迟）相关，越大越陡峭—所以这个所谓专利最多用在嵌入式处理器，针对特殊应用而已
to KISS 于 2011-02-03 1:23 上午

特殊的替换算法对嵌入式系统还是有作用的。不过减少50%的miss rate的加速比理论极限也就是200％（不可能超过），而这个miss rate和加速比的曲线形状跟miss penalty（命中延迟比缺失延迟）相关，越大越陡峭。–说白了，所谓专利就是对嵌入式系统等特定应用有用而已3D package短期内解决memory wall还是比较困难，关键是成本降低速度

—从技术讲TSV已经非常成熟了，FPGA先走一步，至于INTEL，相信在搞
to KISS 于 2011-02-03 1:25 上午

桌面处理器memory intensive的行为多一些。intel的数据L2 hitrate从40%-90%。基本上CPU越忙CACHE命中率越低。拿multithread去cover，thread多了又把tlb miss搞上去了。所以最多也就搞两个线程。

–传说HASWELL要全面革新CACHE，实现4线程
to 陈怀临 于 2011-02-03 1:27 上午

能开一贴讨论PPC吗？感觉PPC现在越来越不行了
kevin 于 2011-02-03 1:32 上午

to 32：
加hardware thread只增加core 20%左右的面积
加cache，基本线性增长面积
加TLB，CAM结构的东西我不知道size和capacity是个什么关系。从这些年的增长速度看，应该非常expensive。而且对于TLB，不管你加多少，永远都不够。multi thread让情况更糟糕

所以用multithread，可能让你用5%的付出获得50%的回报。

如果需要double你的cache和tlb，使用multithread基本没有任何意义
Lucifer 于 2011-02-03 1:33 上午

增加硬件线程实际上对缓存系统的压力是增大了
KISS 于 2011-02-03 2:04 上午

@33楼
3D package确实已经准备好了。除了今年3Q量产的v7和Samsung的分立产品，tsmc也宣称1－2两年内量产。

我的意思是cost能够下降多快。我所了解的中低端市场的成本单位是多少分人民币。。。：）
zhucong 于 2011-02-03 2:07 上午

说的精辟：“如果需要double你的cache和tlb，使用multithread基本没有任何意义”

BTW:绽铃子把美国工业界和学术界说的太不济了
to KISS 于 2011-02-03 2:21 上午

zhucong 于 2011-02-03 2:07 上午说的精辟：“如果需要double你的cache和tlb，使用multithread基本没有任何意义”

BTW:绽铃子把美国工业界和学术界说的太不济了——骗子总喜欢神话自己。王洪承不是第5大发明吗？
to KISS 于 2011-02-03 2:22 上午

@33楼
3D package确实已经准备好了。除了今年3Q量产的v7和Samsung的分立产品，tsmc也宣称1－2两年内量产。

我的意思是cost能够下降多快。我所了解的中低端市场的成本单位是多少分人民币。。。：）

–对于CPU而言，增加的成本是可以接受的
衰人就是衰人 于 2011-02-03 2:29 上午

zhucong 于 2011-02-03 2:07 上午说的精辟：“如果需要double你的cache和tlb，使用multithread基本没有任何意义”

BTW:绽铃子把美国工业界和学术界说的太不济了—–绽铃子这个衰人倒是真的太不济了

，忽悠1年还没有骗到钱，还不如王洪承和胡万林，更不能和陈进相比，人家还是长江学者，复旦微电子的院长，绽铃子这个衰人40岁的老汉了在电子科大才是讲师，所以说衰人就是衰人
to KISS 于 2011-02-03 2:30 上午

Nikkei MicroDevice: Could you tell us about the technology to three-dimensionally stack semiconductor chips like TSV (through silicon via)?

Justin: Even now, it is better to use three-dimensional stacking for functions that are difficult to be integrated with silicon chips. For example, to integrate power amplifier circuits made with III-V semiconductors with low costs, it is better to integrate chips or wafers with one another than to integrate the circuits on silicon chips.

From now on, three-dimensional stacking technologies will evolve in different ways. They are the TSV technology, which Intel has long been developing, a technology to bond wafers together and a method of introducing a laminated structure in the transistor process. Along with downscaling, these three-dimensional stacking technologies will lead the evolution of chips.
Will Chie 于 2011-02-03 3:50 上午

建议还是起个nick name，看的我直眼晕。to xxx的是一个人么？
memory wallless cpu 于 2011-02-03 9:34 下午

所谓专利——————————–给楼下的绽铃子大师提几个建议

2010-03-30

看了您在下面的贴子

http://www.haiguinet.com/forum/viewtopic.php?p=1766659&sid=7bc549576867aa1f27eca719df60104f

http://www.haiguinet.com/forum/viewtopic.php?p=1766659&sid=aafcd580a16a2e681de35dabeca59302

http://www.haiguinet.com/forum/viewtopic.php?p=1767085

http://www.haiguinet.com/forum/viewtopic.php?p=1767008&sid=7bc549576867aa1f27eca719df60104f

对您遭“Pretender, 特别是斯坦福毕业的阿三”们冷处理深表同情。话说回来了，俺们公司也许不是您说的 “斯坦福毕业的阿三” Run的，倒也经常会有些小公司想卖技术给俺们，俺经过手就有不少。其中走得最远的一个，一小公司的Co-founders之一带了个Apps Engr，运来了他们已经产品化的设备。俺们给他们提供了Clean Room Space (意味着水电气真空。。。等等)，指定了一个Apps Manager专门一起评估。双方都投入了相当的资源，但最后还是没做成。

所以也许您看完这贴子，把俺也归到 “Pretenders”那一堆去了。但俺想，尽管如此，也许听听坐在下面听您做Presentation的人的想法，对您接下来的推销保不准有帮助—- 您不是还想卖给Intel吗？知己知彼，您就把俺当成“彼”练练手吧。

首先，俺想说的是，您的不是专利，是Patent Application，这和专利有很大的差别。您可以说一般情况下，Application 最后都能批准成为Patent。这也对。但这里问题的关键是，您不是来和俺争辩谁对谁错，您说了这些，俺会很客气的和您说，谢谢您的提醒，我们会Review您的Application (明白这里的言外之意吗？)，有结果会和您联系的。但接着就不会有下文了。

您知道原因在哪儿吗？我查了一下专利，查到三条和您有关的。其中一项是中国专利，发明人叫“王去非”，黑龙江人，专利公告日是2006年9月20日。是关于节能电动机的，不知是不是您。其中两条应该是您的，都是Patent Application。顺便提一句，您应该给出的是另一个专利号，也就是 “US2007198779A1”，而不是您在下面的贴子里给的“WO2007068122A1”。原因俺下面再说。

为什么Application 和Patent的差别那么重要呢？因为一般在Patent Application里是不公布Assignee的, 那是得专利真正批准了才公布。如果您的发明是您在工作期间做的，那绝大多数情况下， Assignee都是公司，也就是说尽管是您发明的，但专利所有权不属于您。

所以当您想把上面的那个Application卖给俺，而且告诉俺是您的“专利”，俺会怎么想呢？

第一，您说卖给俺一个成品，但结果是半成品；
第二，您没法证明这半成品是不是属于您的；
第三，您也没法证明以后的成品是不是属于您的。

更重要的是，如果您的Application是您在以前的公司里工作时file上去的，那非常可能您进公司时签的协议，您工作期间所有和公司的Business有关的IP都属于公司 —- 所以除非您证明您的发明和您以前的公司的Business没有关系，您的工作是在您业余时间做的，而且没有用公司的任何东西，否则就是俺们买了，最后还非常可能要和您的前公司打官司 —- 尤其如果经济效益确实象您说的那么大的话。

您换位思考一下，如果有人卖给您这样的，您会出钱吗？

俺这样说，并不是说俺对您的人品有任何怀疑，不是说您在忽悠。首先，这是Business的Common Sense，最起码的Due Diligence。比如您去银行取钱，银行要您出示身分证明，您不能说银行怀疑您是骗子，对吧？

再者，IT产业，尤其是Semiconductor，一般说来不象有些骗子比较多的行业，基本上工程师们还是比较诚实的。所以俺们绝多不会怀疑您。但从俺查到的资料，这是您的第一个Patent Application，所以非常可能您压根就没这方面的经验。您以为是您的专利，但其实是属于您前公司的Application。

还有，请您也理解俺们的苦衷：公司一般有固定的评估外来技术的程式。一般是5 ～ 10个人左右的一个Team, 主要是Engineering & Marketing的资深工程师(所谓的Technology Leaders)和中层主管。一般会给您一小时左右做Presentation和Q & A, 然后俺们自个会再花上半小时，基本上决定是不是再和您继续。计入所有人的时薪还有其他费用，公司至少得为您花上两千美刀以上。

俺也不知道您是否进行到给人做过Presentation的程度。不管有没有，或者您以后有这机会，有些常识可能对您会非常有用。有些忌讳您最好能避免。要不然您”OUT”了，可能还稀里胡涂的不知道为了啥。

首先，当描述您的发明的技术层面时，一定要准确，精确。一些最基本的概念数据术语等，千万不能出错。要错了，那是大忌讳。比如您那在地铁上从易经悟出了根治癌的技术，俺觉着要卖出去的可能性不大。当然您可以试试。

俺还是用例子吧。您说：

“90纳米后，建一条线，要20亿美元以上。
台积电的40纳米，据说现在还没有完全过关。”

俺听了会有一个什么印象呢？俺会觉着您对半导体的产业链和生意模式根本不懂，而且一些最基本的概念都说错了。比如，我们行业有一个ITRS Roadmap, 所谓的Technology Nodes, 是

90 nm， 65， 45， 32， 22， 16， 11.。。

根本就没有所谓的“台积电的40纳米”。而且“90纳米后”的下一个“Node”不是45 nm, 而是65nm。也许您会说这只是小事，就象下面有人说AMD是第二大半导体公司也是小事。但等您的Presentation 做完了，非常可能Team里会有人说，

“40 nm Node? What the hell was this guy talking about?”

然后您就不会有下文了。

您还说

“Intel的利润降低了90%”。

实际上，Intel 最近八年的EBITD Margin是：

2009 — 29.1%
2008 — 31.4%
2007 — 32.8%
2006 — 29.0%
2005 — 41.8%
2004 — 43.2%
2003 — 40.6%
2002 — 34.2%

Net Margin for Trailing 12 Months: 12.4%
Net Margin for Past 5 Years: 16.4%

整个半导体工业(Semiconductor Industry)，上面两个数据分别是：[6.3%, 10.4%]。俺不知道Intel的利润是如何降了90%的？

还有，您用“WO2007068122A1”而不是用“US2007198779A1”，俺就会有个印象，您对于有关IP的事务基本上是个全外行。因为WO 的申情并非在全世界给您提供专利保护，而是给您一个的优先权，在您指定的加入了PCT条约组织的每个国家内，您的优先权取决于International Filing的日子。(Patent Cooperation Treaty )。实际上您如果要卖IP给Intel, 俺甚至可以说如果您想要卖给半导体产业，那有意义的是美国的申请“US2007198779A1”，而不是“WO2007068122A1”。俺没法在这里讲得很详细，要不然得有个IP的专门课程才讲得清楚。您如果有意，也许可以在您当地Enroll一个。

更重要的是，当您描述您的发明的可能经济效益时，一定要客观，冷静，精确，而且有可靠的数据给您做佐证。夸大不实之词是大忌。还是用例子：

您说：“如果Intel买了我的专利，PC业可以再繁荣10年，微软和Intel的股价一定会大涨50%以上。”

如果您问美国公司的价值观，基本上回有三条：“Shareholder Value, Customer Value, Employee Value”。归根结底是Shareholder Value。说白了，公司只关心一件事：赚钱。如果真的要象您说的， “PC业可以再繁荣10年，微软和Intel的股价一定会大涨50%以上”，俺估计您大概不需要到归网来吆喝了。公司评估经济效益，有大同小异的模式。基本上是所谓的MRD, 主要一是供需分析(Supply & Demand), 还有一个就是竞争和市场占有率分析。对股价的长期影响，是Business Valuation Model。这也大同小异，基本上是从价值投资的鼻祖Ben Graham在他和David Dodd 的《Security Analysis》里提倡，老巴菲特一直用的“Discount Cash Flow Model”化出来的。如果俺问您

“Please elaborate your statement about 50% stock gain for Intel and Microsoft”, 然后您象楼下有人说的，只要Intel买您的“专利”的消息一公布，股票马上大涨50%，那对不起，您 “OUT”了 —- 俺们不是股市投机炒手。

祝您好运！
陈怀临 于 2011-02-03 10:52 下午

读了一点大师在海归网的文字。。。很难想象。我个人估计没做过设备。太狂了。当然不是坏事：）

Cache coloring 算法好不好？linux为什么不用？
凡事有好就有坏。。。tradeoff

另外没事去海归网忽悠然cpu cache 算法。真糊涂还是假糊涂？
kevin 于 2011-02-03 10:55 下午

楼上的犯了和流氓斗的大忌
你认真你就输了。
呵呵
刘给力 于 2011-02-04 12:21 上午

首席点评下“刘大力”吧，这个公司现在怎么样了？
http://www.t-macro.com/index.php
http://www2.ccw.com.cn/03/0327/a/0327a09_1.asp
衰人就是衰人 于 2011-02-04 12:40 上午

说白了，绽铃子就是个精神病人
kevin 于 2011-02-04 1:38 上午

和精神病较真，你不是。。。吗
Lucifer 于 2011-02-04 1:52 上午

同意楼上
tutu 于 2011-02-04 3:32 上午

看了楼上一些朋友的评论，总结出来就两个字——“不信”，但是说不出所以然来。理性一点讨论不好么？为什么要用一些难听的词汇呢？
衰人就是衰人 于 2011-02-04 3:41 上午

绽铃子的抢手跑到这个这儿丢人，自己没有眼睛，看21，23，26，29，30
衰人就是衰人 于 2011-02-04 3:43 上午

还有14，49，作者：绽铃子在新的CPU缓存电路发贴, 来自【海归网】 http://www.haiguinet.com
Intel撞在内存墙上，连中国的杂碎都出来咬这只病老虎。

======================这种变态的畜生
，还需要客气
zhucong 于 2011-02-04 3:43 上午

To:tutu 要说出所以然来来，必须做大量的，独立的量化分析。谁有这闲功夫。所以大家只能从侧面分析。
衰人就是衰人 于 2011-02-04 3:44 上午

忽悠1年还没有骗到钱，还不如王洪承和胡万林，更不能和陈进相比，人家还是长江学者，复旦微电子的院长，绽铃子这个衰人40岁的老汉了在电子科大才是讲师，所以说衰人就是衰人，人家自制一个CPU只要30天，绽铃子这个畜生忽悠1年了，什么都没有，除了出口成脏的口炮和没有任何数据的忽悠
衰人就是衰人 于 2011-02-04 3:46 上午

tutu 于 2011-02-04 3:32 上午看了楼上一些朋友的评论，总结出来就两个字——“不信”，但是说不出所以然来。理性一点讨论不好么？为什么要用一些难听的词汇呢？—不要来这里丢人了，滚到http://www.haiguinet.com/forum/viewtopic.php?p=1766659&sid=7bc549576867aa1f27eca719df60104f

去YY吧
衰人就是衰人 于 2011-02-04 3:49 上午

写这个建议的应该是做半导体生产的，其实在那个Abstract里边， For example, for web servers, WLRU has 50% fewer L2 cache misses than LRU. This means WLRU can immediately improve the performance of web servers by more than 200%.这个实在是太失水准
.
衰人就是衰人 于 2011-02-04 3:51 上午

54.tutu 于 2011-02-04 3:32 上午
看了楼上一些朋友的评论，总结出来就两个字——“不信”，但是说不出所以然来。理性一点讨论不好么？为什么要用一些难听的词汇呢？
————–说白了，绽铃子就是个精神病人
，相信绽铃子的去做做精神鉴定再来YY，
衰人就是衰人 于 2011-02-04 3:52 上午

54.tutu 于 2011-02-04 3:32 上午
看了楼上一些朋友的评论，总结出来就两个字——“不信”，但是说不出所以然来。理性一点讨论不好么？为什么要用一些难听的词汇呢？
————–人家自制一个CPU只要30天，绽铃子这个畜生忽悠1年了，什么都没有，除了出口成脏的口炮和没有任何数据的忽悠
，说白了，绽铃子就是个精神病人
Lucifer 于 2011-02-04 3:54 上午

乌烟瘴气的
tutu 于 2011-02-04 5:03 上午

似乎这个算法动了某人的饭碗
KISS 于 2011-02-04 6:16 上午

看了定大师海龟网的贴，大概明白了他的做法，以及怎么得出这个结论的。其中问题很多，先说最明显的一个
处理器性能用CPI（cycle per instructions.）来衡量，可以简化为一个公式：
CPI＝(1－cache_miss_rate ) + mem_access_latency * cache_miss_rate
大师的算法cache_miss_rate降低50％，则新的CPI为
CPI_new = (1－cache_miss_rate * 1/2 ) + mem_access_latency * cache_miss_rate * 1/2
则性能提高加速比Speed_up = CPI/CPI_new
这个曲线的形状跟mem_access_latency有关（上面做了归一化处理，如果mem_access_latency除以cache_access_latency的值越大，则降低cache_miss_rate的ROI越大）
但无论如何，加速比峰值是不可能”more than 200%”的。而且这里没有考虑处理器可不缓存的mem-papped IO访问，放大了cache在系统中的作用，结果对大师更加有利。

上面有位兄弟说的tsv等3D package技术，将会大大降低mem_access_latency值，所以cache_miss_rate对系统的重要性将进一步降低。如果再加上silicon photonics，memory wall可能会彻底消失。
KISS 于 2011-02-04 6:33 上午

上面有个小错，应该是：处理器不可缓存的mem-mapped IO访问;

另外，我说的曲线，横轴是cache_miss_rate, 范围为0－100％，纵轴是加速比，范围为1到2（50％的倒数）。
衰人就是衰人 于 2011-02-04 6:18 下午

65.tutu 于 2011-02-04 5:03 上午
似乎这个算法动了某人的饭碗
——-每个骗子，每个衰人，讲不过别人，都这么自慰
陈怀临 于 2011-02-04 7:42 下午

弟兄们，可以批评其技术观点，但不要attack其个人。。。
AMD有个TLB的缺陷 于 2011-02-04 9:05 下午

已知的缺陷没有修复之前，是不能卖的。但有个例外。
前几年，我记得AMD有个TLB的缺陷，
可是把残次当正品买的
Panabit 于 2011-02-05 12:55 上午

TO 衰人：看你的回帖，没发现你做了多少技术性讨论，反而满嘴脏话；新年伊始，你就将自己置于败地了。讨论可以尖锐，但尖锐不等同于大吐脏言，现有的讨论氛围需要大家好好维护。不当之言，请谅解！
陈怀临 于 2011-02-05 7:19 下午

太乱了。这个绽铃子是这个WLRU专利的本人？还是其他人？
另外，能否不要扯什么海龟网在这里。这个WLRU的东西在海龟网上聊，简直是胡扯。如果是这个WLRU作者本人，我觉得简直不可思议。。。。。。

我再次请求和警告大家：不要骂人。绽铃子在海龟网骂人是他的事情。但我相信他不敢在这里乱骂人。

tutu，你是绽铃子？？？除非脑残，在海龟网，一个非技术和学术性网站，谈CPU？？？

最新用户评论

最新文章

分类

细节决定成败。Intel 。Sandy Bridge

雁过留声

最新用户评论

最新文章

分类

细节决定成败 。Intel 。Sandy Bridge

雁过留声

细节决定成败。Intel 。Sandy Bridge