分享

二 十万马力——ATOM 处理器硬件系统浅析 （上）

　　关于“阿童木”，Intel的官方网站提供了很多详细的资料。如果希望从硬件设计层面来彻底地深入了解一颗处理器，那么阅读其Datasheet应该是一个不错的途径。下面，我们就从ATOM Z5xx系列的Datasheet，试图剖析ATOM的硬件设计，分析一下“阿童木”强大的“十万马力”的源头。

　　首先让我们看看Z5xx系列的硬件规格：

• New single-core processor for mobile devices offering enhanced performance

• On die, primary 32-kB instructions cache and 24-kB write-back data cache

• 100-MHz and 133-MHz Source-Synchronous front side bus (FSB)

•100 MHz: Intel Atom processor Z515, Z510, and Z500

•133 MHz: Intel Atom processor Z550, Z540, Z530, and Z520.

Supports Hyper-Threading Technology 2-threads

• On die 512-kB, 8-way L2 cache

• Support for IA 32-bit architecture

• Intel® Virtualization Technology (Intel® VT)

• Intel® Streaming SIMD Extensions 2 and 3 (Intel SSE2 and Intel SSE3) and

Supplemental Streaming SIMD Extensions 3 (SSSE3) support

• Supports new CMOS FSB signaling for reduced power

• Micro-FCBGA8 packaging technologies

• Thermal management support using TM1 and TM2

• On die Digital Thermal Sensor (DTS) for thermal management support using

Thermal Monitor (TM1 and TM2)

• FSB Lane Reversal for flexible routing

• Supports C0/C1(e)/C2(e)/C4(e) power states

• Intel Deep Power Down Technology (C6)

• L2 Dynamic Cache Sizing

• New Split-VTT support for lowest processor power state

• Advanced power management features including Enhanced Intel SpeedStep®

Technology

• Execute Disable Bit support for enhanced security

• Intel® Burst Performance Technology (Intel® BPT) (Intel Atom processor Z515 only)

　　以上内容摘自《Intel® AtomTM Processor Z5xx∆ Series Datasheet》。

　　其中，我们最关心的有以下内容：

　　1，FSB的频率为100/133Hz，系统主频在1.1G到1.6G之间，约为FSB频率的10到12倍，支持Hyper-Thread技术，一个core包含两个hardware threads；

　　2，集成了一个512K，8路L2 Cache；

　　3，支持一系列低功耗相关的功能，如DTS、Deep Power Down Technology等；

　　4，ATOM沿用了传统的IA32 Architecture，也就是指令集上与传统的32位x86兼容，并且支持SSE2/3以及SSSE3多媒体指令；

　　我们可以看出，以上列出的几点，就是阿童木“十万马力”的力量之源。让我们在这里一一剖析属于硬件部分的前三条。第四条的内容，将在后续章节与大家探讨。　　

　　FSB是Front Side Bus的缩写，即CPU的前端总线。为什么叫“前端总线”呢？原来，它是与“后端总线”（CPU和Cache之间的总线）相对的。前端总线连接着CPU和内存控制器。它由地址线A[31:0]，数据线D[63:0]，时钟信号BCLK[1:0](差分信号)以及各控制线等构成。　　

FSB的带宽计算公式：Bandwidth = Freq * Bit-width * transfer-per-cycle

　　其中，transfer-per-cycle由总线技术所决定。在Pentium/PII/PIII时代，FSB使用的是SDR传输，每个时钟周期传输一次。当时的FSB总线频率一般在66MHz到133MHz之间，宽度为64bit，带宽大约在533MBps到1066MBps的范围内。从Pentium 4开始，Intel推出了DDR总线，在每个时钟周期的上升沿和下降沿都能够传输数据。这样，在时钟周期不变的前提下，前端总线带宽倍增，达到了既提高传输速率，又不会由于时钟频率的提升，PCB的设计受信号完整性(signal integrity)太多限制。

　　当x86处理器演进到双核/四核时代，FSB的技术又发生了一次革命，QDR(Quad Data Rate)技术的出现，又使得FSB的传输带宽倍增。所谓QDR就是一个时钟周期传输四次数据，分别在上升沿、上升沿与下降沿之间，下降沿以及下降沿与上升沿之间传输四次。用数学上的语言描述，就是在时钟周期的0˚, 90˚(½π)，180˚(π)和270˚(1½π)的相位处发起数据传输。这样就实现了在一个时钟周期内，发起四次传输。同DDR技术类似，由于FSB的CLK信号频率不变，提高传输频率对信号完整性的影响不是非常大。由于使用了QDR技术，ATOM的FSB能通过100/133MHz的时钟频率，实现3200MBps/4266MBps的传输速率。

　　我们知道，Intel的CPU在硬件设计上，与其它SoC处理器不同的一点，就是没有集成一些其他处理器内部经常集成的I/O外设，如内存控制器、PCI/PCI-E等局部总线控制器等，所有的内存操作、I/O操作全部需要经过FSB。对于I/O密集的应用，FSB就有可能成为瓶颈。这也是Intel处理器不适合用于高端通信系统数据平面的的主要原因之一。

分享